Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 und neuer können Sie den folgenden Fehler beim Kompilieren einer Verilog HDL-Datei erhalten, die aus einer Block-Design-Datei konvertiert wurde (. bdf).
Die Ursache des Fehlers ist auf die generierte Verilog HDL-Datei zurückzuführen, die ein zusätzliches Komma in den Port-Verbindungen hat.
Um den Fehler zu beheben, löschen Sie die zusätzliche Komma in der <Verilog_file>.v(line_number).
Dieses Problem wird voraussichtlich in der zukünftigen Version der Quartus II Software behoben.