Fehlende SignalTap II Generation-Datei in JESD204B IP Core Nios II Prozessorsteuerungs-Designbeispiel

Das Designbeispiel für Nios II Prozessorsteuerung generiert nicht die erforderliche XML-Datei im Debug-STP-Verzeichnis (/ed_nios/jesd204b_ed_qsys/altera_jesd204_tx_mlpcs_160/debugging/stp). Sowohl die TCL- als auch die XML-Dateien sind für die SignalTap-Dateigeneration (STP) erforderlich, aber die Das Debug-STP-Verzeichnis enthält nur die build_stp.tcl Datei.

Das RTL State Machine Control Unit Design-Beispiel und der eigenständige JESD204B IP-Kern die Generation ist nicht betroffen.

Generieren Sie einen eigenständigen JESD204B IP-Kern mit den folgenden Parametereinstellungen:

Wrapper-Optionen: sowohl Basis als auch PHY

Datenpfad: Duplex

Das Debugging-STP-Verzeichnis des von Ihnen generierten IP-Kerns sollte sowohl das build_stp.tcl und jesd204b_base_phy_duplex.xml-Dateien .

Sie können sich auch auf die im JESD204B IP Core Benutzerhandbuch beschriebenen Schritte beziehen. "Erstellen einer SignalTap II Debug-Datei passend zu Ihrem Design Hierarchie"-Thema. Bei der Generierung der STP-Datei im Design-Beispiel Debuggen Sie das STP-Verzeichnis, zeigen Sie den XML-Datei-Eingabe-Switch -xml_file in Ihrem eigenständigen JESD204B IP-Core-Debugging-STP-Verzeichnis (/altera_jesd204_tx_mlpcs_160/debug/stp/jesd204b_base_phy_duplex.xml).

Dieses Problem wird in einer zukünftigen Version behoben.