Wenn Intel® Stratix® 10 MX FPGA konfiguriert ist, überprüfen Sie, ob Intel® MAX® 10 FPGA möglicherweise nicht funktioniert.
Setzen Sie SW2 des Entwicklungskits vor dem Scannen des JTAG mit dem Intel® Quartus® Prime Programmer auf die folgenden Einstellungen.
Auf diese Weise kann der Benutzer zuverlässig auf Intel® MAX® 10 FPGA zugreifen, um die programmierten Daten zu untersuchen.
Bit1: Öffnen (AUS – An Board Intel® FPGA Download-Kabel)
Bit2: Geöffnet (AUS – Intel® MAX®10 JTAG IN)
Bit3: Geschlossen (EIN - PCIe* Root-Port JTAG AUS)
Bit4: Geschlossen (EIN – Intel® Stratix® 10 MX JTAG AUS)
Diese Einstellung entfernt Intel® Stratix®10 aus dem JTAG, und die Prüfung wird erfolgreich sein.