Artikel-ID: 000074528 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.04.2017

Gibt es bekannte Probleme mit der Altera PLL-Neukonfigurations-IP für Arria 10, Stratix V, Arria V oder Cyclone V-Geräte, die gelegentlich zum Ausfall der Neukonfiguration führen können?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PLL Reconfig Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, es besteht ein Problem mit der Altera® PLL-Neukonfigurations-IP für Arria® 10, Stratix® V, Arria V und Cyclone® V Geräte in den Quartus® Prime Software-Versionen vor 16.1,

    In dieser IP mangelt es an der Synchronisierung des gesperrten Signals, das ein Signal ist, das aus der zu rekonfigurierten PLL stammt. Dies führt zu einem geringen Risiko, dass eine Neukonfigurationssteuerungs-State-Maschine, die das gesperrte Signal einspeist, eine Störfunktion verursacht, die im mgmt_clk-Bereich betrieben wird. Dies kann dazu führen, dass eine Neukonfigurationsanforderung fehlschlägt.

    Lösung

    Dieses Problem wurde in Quartus Prime Software Version 16.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.