Artikel-ID: 000074523 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.09.2013

Standard-tCCD für LPDDR2-Geräte Hard-Codes zu 2 Zyklen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft LPDDR2-Produkte.

    Dieses Problem gilt für LPDDR2-Schnittstellen, wenn ein LPDDR2-S2 Speichergerät wird verwendet. Generierte Beispieldesigns setzen immer tCCD=2 Zyklen für LPDDR2-Geräte, aber das mindeste tCCD, das für LPDDR2-S2 unterstützt wird ist 1 Zyklus. Die Verwendung von tCCD=1 für LPDDR2-S2-Geräte kann sich auf das Design auswirken Leistung.

    Lösung

    Die Problemumgehungen werden unten beschrieben.

    Für Designs, die den High Performance Controller II (HPCII) verwenden:

    1. Öffnen Sie die Datei /dut_example_design/example_project/dut_example/submodules/ *_example_if0_c0.vin einem Texteditor.
    2. .CFG_TCCD (2) Suchen Sie nach dem System und ändern Sie es in .CFG_TCCD (1).

    Für Designs, die den harten Speichercontroller verwenden:

    1. Öffnen Sie die Datei /dut_example_design/example_project/dut_example/submodules/ *_example_if0.vin einem Texteditor.
    2. Suchen .ENUM_MEM_IF_TCCD (“TCCD_2”) nach und ändern Sie sie in .ENUM_MEM_IF_TCCD (“TCCD_1”).

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.