Wenn Sie mehr als vier Gruppen von 40G BaseKR IP auf einer Seite eines Stratix® V-Geräts platzieren, wird möglicherweise die folgende Fehlermeldung angezeigt:
Fehler (175001): Bruch-PLL konnte nicht platziert werden
Fehler (177012): Der Weg von der Bruch-PLL-Feedback-Ausgabe zur Bruch-PLL ist überlastet
Dieser Fehler ist auf eine fPLL-Feedback-Taktüberlastung zurückzuführen, die dadurch verursacht wird, dass die fPLL zusätzliche Routing-Ressourcen für die Referenz-Takt-Kompensation benötigt.
Um dieses Problem zu umgehen, können Sie Ihren PLL-Kompensationsmodus in den Modus "Direkte Kompensation" ändern, indem Sie die folgende Zeile zu Ihrer Quartus® II Settings File (.qsf) Datei hinzufügen.
set_instance_assignment -name PLL_COMPENSATION_MODE DIRECT -to *| |alt_e40_pma_sv_kr4:GEN_40BIT_PMA_SV. GEN_KR4_SV.pma | altera_pll_156M~FRACTIONAL_PLL
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.