Artikel-ID: 000074370 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.01.2019

Warum meldet die Intel® Quartus® Prime Software eine geringere PLL-VCO-Frequenz als die PLL-Spezifikationen für Arria® V-, Cyclone® V- und Stratix® V-Geräte?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Intel® Quartus® Prime Software kann eine niedrigere PLL-VCO-Frequenz als die PLL-Spezifikationen für Arria® V-, Cyclone® V- und Stratix® V-Geräte in den folgenden Punkten melden.

    • Altera PLL IP-Parametereditor > Register Advanced Parameters > PLL Output VCO Frequency
    • Kompilierungsbericht > > Resource Section > PLL Usage Summary > PLL VCO Frequency

    Dies liegt daran, dass eine PLL in Arria V-, Cyclone V- oder Stratix V-Geräten über einen VCO-Nachteiler und die Intel Quartus Prime Software die VCO-Frequenz nach dem VCO-Post-Divider meldet.  Die rohe VCO-Frequenz vor dem VCO-Nachteiler erfüllt die PLL-Spezifikationen.

    Sie können die rohe VCO-Frequenz wie folgt berechnen:

    << Beispiel 1 >>

    Gerät: Cyclone V-C6, -C7, -I7 Geschwindigkeitsstufen
    Betriebsbereich PLL voltage-controlled (VCO): Min 600 MHz, Max. 1600 MHz

    Altera PLL IP-Parameter:
    Referenz-Taktfrequenz = 10,0 MHz
    Ausgabeuhren
    Outclk0
    Gewünschte Frequenz = 300,0 MHz
    Tatsächliche Frequenz = 300,0 MHz

    M, N, C, VCO Post-Divider-Zähler und PLL-Ausgabe-VCO-Frequenz werden wie folgt berechnet:

    M Zähler = 30
    N Zähler = 1
    C-Zähler = 1
    VCO Post Divide Counter = 2
    PLL Output VCO Frequency = Referenz-Taktfrequenz * M / N / C = 10 MHz * 30 / 1 / 1 = 300 MHz

    Die rohe VCO-Frequenz vor dem VCO Post Divider = PLL Output VCO Frequency * VCO Post Divide Counter = 300 MHz * 2 = 600 MHz

     

    << Beispiel 2 >>

    Gerät: Cyclone V-C6, -C7, -I7 Geschwindigkeitsstufen
    Betriebsbereich PLL voltage-controlled (VCO): Min 600 MHz, Max. 1600 MHz

    Altera PLL IP-Parameter:
    Referenz-Taktfrequenz = 10,0 MHz
    Ausgabeuhren
    Outclk0
    Gewünschte Frequenz = 600,0 MHz
    Tatsächliche Frequenz = 600,0 MHz

    M, N, C, VCO Post-Divider-Zähler und PLL-Ausgabe-VCO-Frequenz werden wie folgt berechnet:
    M Zähler = 60
    N Zähler = 1
    C-Zähler = 1
    VCO Post Divide Counter = 1
    PLL-Ausgabe-VCO-Frequenz = Referenz-Taktfrequenz * M / N / C = 10 MHz * 60 / 1 / 1 = 600 MHz

    Die rohe VCO-Frequenz vor dem VCO Post Divider = PLL Output VCO Frequency * VCO Post Divide Counter = 600 MHz * 1 = 600 MHz

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Cyclone® V FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.