Artikel-ID: 000074207 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 19.11.2013

Wie deaktiviere ich Pre-CDR- oder Post-CDR Reverse Serial Loopback auf Stratix V-, Arria V- und Cyclone V Transceiver-Geräten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Pre-CDR oder Post-CDR Reverse Serial Loopback kann auf Stratix® V, Arria® V und Cyclone® V Transceiver-Geräten deaktiviert werden, indem ein 0 auf die PMA-Offset-Register "Pre-CDR" oder "Post-CDR Reverse Serial Loopback" geschrieben wird.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

เอฟพีจีเอ Stratix® V GX
Cyclone® V SX SoC-FPGA
Stratix® V FPGAs
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.