Artikel-ID: 000074182 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.10.2019

Wie ist der Status der General Purpose I/Os (GPIOs) nach dem Laden des Peripherie-Bildes, wenn Configuration via Protocol (CvP) in Intel® Stratix® 10 Geräten verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei Intel® Stratix® 10 Geräten wird bei Verwendung von Configuration via Protocol (CvP) der Status der General Purpose I/Os (GPIOs) mit schwachem Pull-up nach dem Zurücksetzen beim Einschalten (POR) und bis zum Laden des Core-Images dreistufig. Sobald das Core-Image geladen ist, entspricht der Zustand der GPIOs dem geladenen Design.

    Lösung

    Diese Informationen sind ab Intel® Stratix® 10 Configuration via Protocol (CvP) Implementierungsbenutzerhandbuch Dokument Version 19-3 verfügbar.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.