Artikel-ID: 000074124 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.06.2019

Warum beobachte ich in der Simulation eine falsche Frequenz aus einer kaskadierten IOPLL-IP-Ausgabe?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Simulation von kaskadierter IOPLL IP für Intel® Arria® 10, Intel Cyclone 10 GX und Intel® Stratix® 10® Geräte kann eine falsche Frequenz oder ein falsches Verhalten auftreten.

    Dies ist auf einen Fehler im einfachen Simulationsmodell zurückzuführen, das standardmäßig von der IOPLL IP generiert wird.

    Lösung

    Um dies zu umgehen, aktivieren Sie die Option PLL Auto Reset in den Physical PLL Settings vor der IOPLL IP-Generation. Dies ermöglicht das erweiterte Simulationsmodell, das von diesem Problem nicht betroffen ist.

    Dieses Problem wurde in Intel® Quartus® Prime Software Version 22.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.