Artikel-ID: 000074098 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 08.04.2015

Fehler (178018): Kanäle in den gebundenen Kanalgruppen, die Folgendes enthalten, müssen an durchgehenden Orten platziert werden. Wenn CMU-PLLs verwendet werden, müssen Lücken für den Übertragungs-PLL-Kanal bleiben.

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in der Quartus® II Softwareversion 13.0 sehen Sie diesen Fehler möglicherweise bei nicht durchgehend gebundenen Kanälen, die von einem CMU PLL-Kanal in Arria® V GX/GT oder Cyclone® V-Geräten getaktet sind.
Lösung

Um dieses Problem zu umgehen, können Sie Ihre PHY breit genug machen, um die nicht verwendeten Kanäle zu füllen, um die Schnittstelle durchgehend zu machen.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V GX
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.