Warnung (14320): Synthetischer Knoten "<node name="">:ALTLVDS_RX_component|| fast_clock"</node>

Diese Warnung kann beim Kompilieren einer VHDL-Änderungsdatei mithilfe der ALTLVDS_RX Megafunktion in der Quartus® II Software Version 10.0 SP1 und der Implementierung von SERDES im LE-Modus angezeigt werden. Je nach Ihrer Auswahl im ALTLVDS_RX MegaWistelliger™ Plug-In-Manager kann der rx_outclock Port als STD_LOGIC_VECTOR (0 DOWNTO 0) anstatt einfach STD_LOGICerklärt werden.

Dieses Problem kann ausgelöst werden, wenn Sie die Einstellung "Was ist die Taktressource, die für die Einstellung "rx_outclock" verwendet wird, umschalten .

Um dieses Problem zu umgehen, bearbeiten Sie die ALTLVDS_RX Variation-Datei. Es gibt vier Stellen, die bearbeitet werden müssen:

• Ersetzen Sie den Text OUT STD_LOGIC_VECTOR (0 DOWNTO 0) im ENTITY PORT Abschnitt durch den Text OUT STD_LOGIC.
• Ersetzen Sie den Text OUT STD_LOGIC_VECTOR (0 DOWNTO 0) im COMPONENT PORT Abschnitt durch den Text OUT STD_LOGIC.
• Suchen Sie unter BEGINden sub_wire, der das Signal zu rx_outclock vergleicht und den Text (0 DOWNTO 0)entfernt.
• Suchen Sie im ARCHITECTURE Abschnitt vor dem COMPONENTdie im vorherigen Schritt verwendete sub_wire und ersetzen Sie den Text STD_LOGIC_VECTOR (0 DOWNTO 0) durch den Text STD_LOGIC.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.