Kritisches Problem
Dieses Problem betrifft DDR2 und DDR3, LPDDR2, QDR II und RLDRAM II Produkte.
UniPHY-basierte Speicherschnittstellen, die im Quartus II generiert werden Softwareversion 11.0 oder neuer, die auf Arria II GZ, Stratix Bei III- oder Stratix IV-Geräten ist der Kalibrierungsfehler fehlgeschlagen, wenn die folgende Einstellung ist in der QSF-Datei des Projekts enthalten:
set_global_assignment -name RELEASE_CLEARS_BEFORE_TRI_STATES
ON
Für Uniphy-basierte Speicherschnittstellen, die im Quartus generiert werden
II Softwareversion 12.0 oder neuer, die auf Arria II GZ, Stratix
III oder Stratix IV-Geräte wird während des
Timing-Analyse, falls RELEASE_CLEARS_BEFORE_TRI_STATES dies
einstellen auf ON:
This design has the QSF assignment RELEASE_CLEARS_BEFORE_TRI_STATES
set to ON. UniPHY IP in Stratix III and Stratix IV is not compatible
with this setting. Set the RELEASE_CLEARS_BEFORE_TRI_STATES assignment
to OFF to resolve the issue.
In allen Fällen besteht die Problemumgehung darin, sicherzustellen, dass das Schlüsselwort ist auf OFF gesetzt:
set_global_assignment -Name RELEASE_CLEARS_BEFORE_TRI_STATES AUS