In den Benutzerhandbüchern für die folgenden IP-Kerne wird nicht klargestellt, dass die IP-Kerne VHDL-Modelle nicht unterstützen:
- Geringe Latenz für Ethernet-IP-Kerne mit 40 Gbit/s
- Geringe Latenz für Ethernet-IP-Kerne mit 100 Gbit/s
- 25G Ethernet-IP-Kern
Die Parametereditoren für diese IP-Kerne bieten die Option zur Auswahl von VHDL-Simulations- und Synthesemodellen. Daher sollte im Benutzerhandbuch klargestellt werden, dass diese Modelle tatsächlich nicht verfügbar sind. Darüber hinaus sollte im Benutzerhandbuch klargestellt werden, dass die VHDL-spezifischen Dateien, die die Quartus® Prime Software mit dem IP-Kern generiert, nicht funktionieren.
Stellen Sie im IP-Core-Parametereditor sicher, dass Sie Verilog HDL für die Modelle wählen, die Sie generieren möchten. Beachten Sie, dass .vhd und andere VHDL-spezifische Dateien, die im Benutzerhandbuch aufgeführt sind, nicht funktionieren.