FPGA-Design-Sicherheitslösung mit einem sicheren Speichergerät

Empfohlen für:

  • Gerät: Cyclone® III

  • Quartus®: Unbekannt

author-image

Von

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Überblick

FPGA Designs sind anfällig für Design-Diebstahl, da Konfigurations-Bitstreams einfach erfasst und kopiert werden können. FPGAs sind anfälliger für Klonen des gesamten Designs und nicht für den Diebstahl geistigen Eigentums (IP), da das Extrahieren von IP aus dem Bitstrom fast unmöglich ist. Um den Konfigurations-Bitstrom zu schützen, sind einige FPGAs jetzt in der Lage, den Bitstrom zu verschlüsseln. Aufgrund des zusätzlichen Schritts der Programmierung des Verschlüsselungsschlüssels im FPGA während der Fertigung entstehen jedoch hohe Kosten für die Verschlüsselung des Konfigurations-Bitstroms. Für umfangreiche Anwendungen ist die Verwendung eines Sicherheitschips deutlich kostengünstiger.

Dieses Referenzdesign bietet eine Lösung, die dazu beitragen kann, FPGA Designs vor dem Klonen zu schützen. Mit dem Designsicherheitsansatz "Identification, Friend or Foe" (IFF) deaktiviert diese Lösung das Design innerhalb der FPGA, bis die Hash-Algorithmus-Berechnung sowohl im FPGA als auch in einem sicheren Speichergerät übereinstimmt, damit das Design sicher bleibt, selbst wenn der Konfigurationsdaten-Bitstrom erfasst wird.

Funktionen

  • Hash-Algorithmus (SHA-1) Verschlüsselungskern

Abbildung 1. Blockdiagramm.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.