Das Platform Designer (ehemals Qsys) System Design Tutorial (PDF) führt Sie durch den Aufbau eines Speichertestersystems mit einem Top-down-Ansatz. Sie führt neue Konzepte der isolationsgenerischen Isolierung und allgemeiner Komponenten ein. Sie zeigt neue Funktionen wie die Instanziierung einer allgemeinen Komponente als Blackbox, die Überprüfung der Systemintegrität und Schnittstellenanforderungen sowie die Synchronisierung von Geräteeinstellungen und IP-Referenzen (Intellectual Property) der Intel® Quartus® Prime Pro Edition Software und Platform Designer.
Das Design ist skalierbar, um jede Avalon® Memory Mapped (Avalon®-MM) Slave-Schnittstelle zu testen, die Lese- und Schreibzugriffe ermöglicht, damit Sie dieses Designbeispiel als Ausgangspunkt verwenden können, um viele andere Speichertypen und Schnittstellen zu testen.
Das Qsys System Design Tutorial – Standard Edition (PDF) bietet schrittweise Anleitungen zum Erstellen und Verifizieren eines Designs mit dem Systemintegrationstool in der Intel® Quartus® Prime Software. Dieses Designbeispiel umfasst Komponenten zum Design eines Speichertestersystems. Im Tutorial führen Sie die folgenden Schritte durch:
- Erstellen Sie ein Speichertester-Design mit Komponenten im Systemintegrationstool
- Entwickeln Sie das Design mit verschiedenen Subsystemen
- Programmieren Sie die FPGA und berechnen Sie die vom Tester gemeldete Speichereffizienz
- Verwenden Sie Bus Functional Models (BFMs), um eine der Designkomponenten in der Simulation zu validieren.
- Verwenden Sie die Systemkonsole, um das System über einen JTAG zur Avalon®-MM-Bridge zu steuern.
Software-Anforderungen
Dieses Design erfordert die Intel® Quartus® Prime Software, die Folgendes umfasst:
- Nios® II Embedded Design Suite
- ModelSim*-Intel® FPGA- oder Starter Edition-Software
Intel® Quartus® Prime Standard Edition Software herunterladen
Anhand von Designbeispielen
- Beispiel für ein Plattform-Designer-Tutorial für Intel® Arria® 10 FPGA (.zip)
- Die ZIP-Datei enthält alle notwendigen Hardware- und Softwaredateien, um die Verfahren im Platform Designer System Design Tutorialsowie ein abgeschlossenes Design zu befolgen. Designziele Intel® Arria® 10 GX FPGA Development Kitmit installierter DDR4 SDRAM-Tochterkarte. Das Design wurde in der Intel® Quartus® Prime Pro Edition Software v17.0 getestet.
- Designbeispiel für Qsys Tutorial für Intel® Arria® 10 FPGA (.zip)
- Die ZIP-Datei enthält das abgeschlossene Design, das auf Intel® Arria® 10 GX FPGA Development Kitausgerichtet ist und auf der DDR4 SDRAM-Tochterkarte installiert ist. Das Design wurde in der Intel® Quartus® Prime Standard Edition Software v16.1 getestet.
- Qsys Tutorial Design-Beispiel (.zip)
- Die ZIP-Datei enthält alle notwendigen Hardware- und Softwaredateien, um die Verfahren im Qsys System Design Tutorial zu befolgen und das Designbeispiel zu verwenden. Das Design zielt auf die folgenden Entwicklungskits ab:
- Die in diesem Design enthaltene README-Datei enthält Anleitungen zum Port des Designs auf ein eigenes, benutzerdefiniertes Mainboard, das die folgenden Mainboard-Anforderungen erfüllt:
- Stratix, Cyclone oder Arria® Reihe FPGA
- 12K Logikelemente (LEs) oder adaptive Lookup-Tabellen (KMU) sind verfügbar
- 128K Speicherbits verfügbar
- JTAG Programmierkabelanschluss
- Externer Speicher zum Testen und Speichercontroller über die Avalon®-MM-Slave-Schnittstelle
- Stratix, Cyclone oder Arria® Reihe FPGA
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel Hardware-Referenzdesignlizenzvereinbarung.
Blockdiagramm
Im unten stehenden Blockdiagramm finden Sie einen Überblick über die Designstruktur und die im Beispiel enthaltenen Systemkomponenten oder Kerne.