Remote-System-Upgrade über UART basierend auf Nios® II Prozessor mit EPCQ

Empfohlen für:

  • Gerät: Cyclone® V

  • Quartus®: v16.0

author-image

Von

Das Designbeispiel implementiert grundlegende Fernkonfigurationsfunktionen in Nios II-basierten Systemen mit EPCQ für Cyclone® V E FPGA Gerät. Die UART-Schnittstelle wird verwendet, um die Fernkonfigurationsfunktionen bereitzustellen. Mit dem UART-Terminal können Sie neue FPGA Designs sowohl für die Benutzerhardware als auch für die Benutzersoftware hochladen. Gleichzeitig können Sie über das UART-Terminal eine Neukonfiguration vom Werksbild zum Benutzer-Image auslösen.

Anhand dieses Designbeispiels

Dieses Design läuft auf Cyclone V E FPGA Development Kit. Um dieses Beispiel auszuführen, laden Sie das Installationspaket aus dem Design Storeherunter. Befolgen Sie die Anweisungen im Referenzleitfaden, um das Design auszuführen.

Designspezifikationen

Das Design enthält die folgenden Komponenten:

  • PLL
  • Remote-Update
  • Serieller Flash-Controller
  • JTAG UART
  • Nios II Gen2 Prozessor
  • On-Chip-Speicher (RAM oder ROM)
  • PIO (Parallele I/O)
  • Reset-Controller
  • System-ID-Peripheriegerät
  • UART (serieller RS-232-Port)

Blockdiagramm

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.