Dieses Designbeispiel besteht sowohl aus Hardware als auch aus Software. Der Hardware-Abschnitt besteht aus dem Nios® II/f-Kern, wobei der Reset-Vektor auf den Flash-Speicher und der Ausnahmevektor auf den DDR3-Speicher verweisen. Das Hardwaresystem besteht auch aus dem Triple Speed Ethernet MAC und einem Scatter-Gather Direct Memory Access Core (PDF) für TX und RX.
Sie können das Triple Speed Ethernet-Design verwenden, um die Triple Speed Ethernet Media Access Control (MAC) zu bewerten oder sie als Ausgangspunkt für Ihr eigenes Ethernet-Systemdesign zu verwenden. Dieses Design unterstützt die folgenden Intel® FPGA Entwicklungskits:
Hardware-Designspezifikationen
- Nios II/f-Kern mit JTAG-Debug-Modul
- DDR3 SDRAM-Controller
- CFI-Flash-Speicherschnittstelle (Common Flash Interface)
- Ethernet-MAC mit drei Geschwindigkeiten
- JTAG UART
- System-Timer
- Hochauflösender Timer
- Leistungsmesser
- LED parallele I/Os (PIOs)
- PIOs mit Drucktaste
- System-ID-Peripheriegerät
- TX/RX SGDMA
- On-Chip-Speicher
Anhand dieses Designbeispiels
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Laden Sie unten die zip-Dateien herunter, die für Ihr Kit geeignet sind.
Stratix IV:
- 4SGX230 Dreifach-Speed-Ethernet-Zip-Datei (14.1)
- 4SGX230 Dreifach-Speed-Ethernet-Zip-Datei (14.0)
- 4SGX230 Dreifach-Speed-Ethernet-Zip-Datei (13.1)
Cyclone III:
Hinweis: Cyclone III Gerätereihe wird in ACDS Version 14.0 und höher nicht unterstützt.
Weiterführende Links
Weitere Informationen finden Sie unter den folgenden Links: