Beispiel für Ethernet-Design mit dreifacher Geschwindigkeit

Empfohlen für:

  • Gerät: Stratix® IV

  • Gerät: Cyclone® III

  • Quartus®: v13.0 - v14.1

author-image

Von

Dieses Designbeispiel besteht sowohl aus Hardware als auch aus Software. Der Hardware-Abschnitt besteht aus dem Nios® II/f-Kern, wobei der Reset-Vektor auf den Flash-Speicher und der Ausnahmevektor auf den DDR3-Speicher verweisen. Das Hardwaresystem besteht auch aus dem Triple Speed Ethernet MAC und einem Scatter-Gather Direct Memory Access Core (PDF) für TX und RX.

Sie können das Triple Speed Ethernet-Design verwenden, um die Triple Speed Ethernet Media Access Control (MAC) zu bewerten oder sie als Ausgangspunkt für Ihr eigenes Ethernet-Systemdesign zu verwenden. Dieses Design unterstützt die folgenden Intel® FPGA Entwicklungskits:

Hardware-Designspezifikationen

  • Nios II/f-Kern mit JTAG-Debug-Modul
  • DDR3 SDRAM-Controller
  • CFI-Flash-Speicherschnittstelle (Common Flash Interface)
  • Ethernet-MAC mit drei Geschwindigkeiten
  • JTAG UART
  • System-Timer
  • Hochauflösender Timer
  • Leistungsmesser
  • LED parallele I/Os (PIOs)
  • PIOs mit Drucktaste
  • System-ID-Peripheriegerät
  • TX/RX SGDMA
  • On-Chip-Speicher

Anhand dieses Designbeispiels

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Laden Sie unten die zip-Dateien herunter, die für Ihr Kit geeignet sind.

Stratix IV:

Cyclone III:

Hinweis: Cyclone III Gerätereihe wird in ACDS Version 14.0 und höher nicht unterstützt.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.