ModelSim* Tcl Scripting-Beispiele

Tabelle 1 enthält Tcl-Skriptbeispiele, die ein Setup für Intel®Bibliotheken mit der Mentor Graphics* ModelSim* SE und der PE-Software zeigen. ModelSim*-Altera® Edition und ModelSim-Altera Web Edition werden mit vorkompilierten Intel Bibliotheken bereitgestellt. Tabelle 1 enthält auch Beispiele, die eine funktionelle Simulation für Intel Speicher und eine Timing-Simulation von PLL-Schaltkreisen (Phase-Locked Loop) in Intel Geräten demonstrieren. Weitere Informationen zu Tcl und ModelSim finden Sie im Mentor Graphics ModelSim and QuestaSim Support (PDF) Kapitel des Quartus® II Handbuchs (PDF).

Tabelle 1. ModelSim Tcl Skriptbeispiele

Tcl-Skripts	Beschreibung
Library Setup Script (Verilog HDL) Library Setup Script (VHDL)	Diese Skripts zeigen, wie Sie Intel Bibliotheken für die ModelSim SE oder den PE-Simulator einrichten, indem Verhaltenssimulationsbibliotheksdateien verwendet werden, die in der Quartus II Software verfügbar sind. Diese Skripts sind nicht für die Verwendung mit der ModelSim-Altera-Software vorgesehen.
Verhaltenssimulation im Intel Speicher	Dieses Skript zeigt die Durchführung einer Simulation mitHilfe von Intel Speicherdateien, einschließlich RAM-Initialisierungsdateien(.rif)und Hexadezimal-Dateien (Intel-Format)(.hex)
PLL Nach-Fit-Timing-Simulation	Dieses Skript zeigt, wie Sie eine PLL-Timing-Simulation mit den Optionen +transport_int_delays und +transport_path_delays durchführen.

Tcl-Skripts

Beschreibung

Library Setup Script (Verilog HDL)

Library Setup Script (VHDL)

Diese Skripts zeigen, wie Sie Intel Bibliotheken für die ModelSim SE oder den PE-Simulator einrichten, indem Verhaltenssimulationsbibliotheksdateien verwendet werden, die in der Quartus II Software verfügbar sind. Diese Skripts sind nicht für die Verwendung mit der ModelSim-Altera-Software vorgesehen.

Verhaltenssimulation im Intel Speicher

Dieses Skript zeigt die Durchführung einer Simulation mitHilfe von Intel Speicherdateien, einschließlich RAM-Initialisierungsdateien(.rif)und Hexadezimal-Dateien (Intel-Format)(.hex)

PLL Nach-Fit-Timing-Simulation

Dieses Skript zeigt, wie Sie eine PLL-Timing-Simulation mit den Optionen +transport_int_delays und +transport_path_delays durchführen.

Alles anzeigen Weniger anzeigen

Wählen Sie Ihre Sprache aus

Suche auf Intel.com nutzen

Direktlinks

Kürzlich durchgeführte Suchen

Erweiterte Suche

Nur darin suchen

ModelSim* Tcl Scripting-Beispiele

Tabelle 1. ModelSim Tcl Skriptbeispiele