Einleitung
Entwicklungskit
Intel® Agilex™ F-Reihe FPGA Entwicklungskit DK-DEV-AGF014E3ES
| IP-Core | IP-Core – Kategorie |
|---|---|
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Reset Controller | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Burst Adapter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnec |
Detaillierte Beschreibung
Configuration via Protocol (CvP) ist ein Konfigurationsschema, das in Intel Agilex® 7 FPGAs unterstützt wird. Das CvP-Konfigurationsschema erstellt separate Bilder für die Peripherie- und Core-Logik. Sie können das Peripherie-Image in einem lokalen Konfigurationsgerät und das Core-Image im Host-Speicher speichern, was die Systemkosten senkt und die Sicherheit für das proprietäre Core-Image erhöht. CvP konfiguriert die FPGA Fabric über den PCI Express* (PCIe*) Link und ist nur für Endpunktvarianten verfügbar.
Bereiten Sie die Designvorlage in der GUI der Quartus Prime-Software vor
Hinweis: Nach dem Herunterladen des Designbeispiels müssen Sie die Designvorlage vorbereiten. Die heruntergeladene Datei hat die Form einer <project>.par-Datei, die eine komprimierte Version Ihrer Design-Dateien (ähnlich einer .qar-Datei) und Metadaten enthält, die das Projekt beschreiben. Die Kombination dieser Informationen macht eine <project>.par-Datei aus. Sie können einfach auf die Datei <project>.par doppelklicken und Quartus startet dieses Projekt.
Die zweite Möglichkeit, die Projektvorlage aufzurufen, ist der Assistent für neue Projekte (Datei -> Assistent für neue Projekte). Nachdem Sie im ersten Bereich den Projektnamen und den Ordner eingegeben haben, werden Sie im zweiten Bereich aufgefordert, ein leeres Projekt oder eine leere Projektvorlage anzugeben. Wählen Sie die Projektvorlage aus. Sie sehen eine Liste der Designvorlagen-Projekte, die Sie zuvor geladen haben, sowie verschiedene "Baseline Pinout Designs", die die Pinbelegung und Einstellungen für eine Vielzahl von Entwicklungskits enthalten. Wenn Sie Ihre Designvorlage nicht in der Liste sehen, klicken Sie auf den unten eingekreisten Link zur Installation der Designvorlagen:
Navigieren Sie zu der heruntergeladenen Datei <project>.par, klicken Sie auf Weiter, gefolgt von Fertig stellen, und Ihre Designvorlage wird installiert und im Bereich Projektnavigator in Quartus angezeigt.
Hinweis: Wenn ein Design im Design Store als Designvorlage gespeichert ist, wurde es zuvor mit der angegebenen Version der Quartus-Software einem Regressionstest unterzogen. Die Regression stellt sicher, dass die Designvorlage Analyse-/Synthese-/Anpassungs-/Montageschritte im Quartus-Design-Flow besteht.
Bereiten Sie die Designvorlage in der Befehlszeile der Quartus Prime-Software vor
Geben Sie in der Befehlszeile den folgenden Befehl ein:
quartus_sh --platform_install -package <project directory>/<project>.par
Sobald der Vorgang abgeschlossen ist, geben Sie Folgendes ein:
quartus_sh --platform -name <project>
Entwicklungskit
Intel® Agilex™ F-Reihe FPGA Entwicklungskit DK-DEV-AGF014E3ES