Einleitung
Entwicklungskit
| IP-Core | IP-Core – Kategorie |
|---|---|
| PIO (Parallel I/O) | Other |
| Nios II Gen2 Processor | NiosII |
| Nios II Gen2 Processor Unit | NiosII |
| IRQ Mapper | QsysInterconnect |
| IRQ Clock Crosser | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-ST Adapter | QsysInterconnect |
| Avalon-ST Error Adapter | QsysInterconnect |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Memory-Mapped Burst Adapter | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| Altera Avalon Mutex | QsysInterconnect |
| Altera Serial Flash Controller | Flash |
| Altera ASMI Parallel | ConfigurationProgramming |
| Altera EPCQ Serial Flash controller core | ConfigurationProgramming |
| JTAG UART | ConfigurationProgramming |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Reset Controller | QsysInterconnect |
| System ID Peripheral | Other |
| Interval Timer | Peripherals |
| Altera IOPLL | ClocksPLLsResets |
Detaillierte Beschreibung
Diese kurze Zusammenfassung enthält einige Details zu den Zielen und der Architektur eines Referenzdesigns. Mit Qsys bauen wir ein Multiprozessorsystem mit vier Prozessoren. Jeder Prozessor befindet sich in einem Subsystem, wodurch eine Hierarchie mit vier Subsystemen mit einer separaten Speicherkarte entsteht, die mit Pipelinebrücken koordiniert wird.
Multiprozessorsysteme besitzen den Vorteil einer höheren Leistung, aber fast immer auf Kosten einer deutlich erhöhten Systemkomplexität für Hardware und Software. Die Idee, mehrere Prozessoren zu verwenden, um verschiedene Aufgaben und Funktionen auf verschiedenen Prozessoren in Echtzeit-Embedded-Anwendungen auszuführen, gewinnt an Popularität. Intel FPGAs bieten eine ideale Plattform für die Entwicklung von eingebetteten Multiprozessorsystemen, da die Hardware mit dem Qsys-Tool leicht modifiziert und abgestimmt werden kann, um eine optimale Systemleistung zu erzielen. Die Vergrößerung der FPGAs ermöglicht Systemdesigns mit vielen Nios II Prozessoren auf einem einzigen Chip. Darüber hinaus können mit einem leistungsstarken Integrationstool wie Qsys sehr schnell unterschiedliche Systemkonfigurationen entworfen, gebaut und evaluiert werden. Qsys ermöglicht hierarchische Designs und reduziert die Systemkomplexität durch Aufteilung des Designs in diskrete Subsysteme. Jedes Subsystem exportiert benutzerdefinierte Schnittstellen und verknüpft die Subsystemhierarchie miteinander.
Bereiten Sie die Designvorlage in der GUI der Quartus Prime-Software vor (Version 14.1 und höher)
Hinweis: Nach dem Herunterladen des Designbeispiels müssen Sie die Designvorlage vorbereiten. Die heruntergeladene Datei hat die Form einer <project>.par-Datei, die eine komprimierte Version Ihrer Design-Dateien (ähnlich einer .qar-Datei) und Metadaten enthält, die das Projekt beschreiben. Die Kombination dieser Informationen macht eine <project>.par-Datei aus. In der Version 16.0 oder neuer können Sie einfach auf die Datei <project>.par doppelklicken und Quartus startet dieses Projekt.
Die zweite Möglichkeit, die Projektvorlage aufzurufen, ist der Assistent für neue Projekte (Datei -> Assistent für neue Projekte). Nachdem Sie im ersten Bereich den Projektnamen und den Ordner eingegeben haben, werden Sie im zweiten Bereich aufgefordert, ein leeres Projekt oder eine leere Projektvorlage anzugeben. Wählen Sie die Projektvorlage aus. Sie sehen eine Liste der Designvorlagen-Projekte, die Sie zuvor geladen haben, sowie verschiedene "Baseline Pinout Designs", die die Pinbelegung und Einstellungen für eine Vielzahl von Entwicklungskits enthalten. Wenn Sie Ihre Designvorlage nicht in der Liste sehen, klicken Sie auf den unten eingekreisten Link zur Installation der Designvorlagen:
Navigieren Sie zu der heruntergeladenen Datei <project>.par, klicken Sie auf Weiter, gefolgt von Fertig stellen, und Ihre Designvorlage wird installiert und im Bereich Projektnavigator in Quartus angezeigt.
Hinweis: Wenn ein Design im Design Store als Designvorlage gespeichert ist, wurde es zuvor mit der angegebenen Version der Quartus-Software einem Regressionstest unterzogen. Die Regression stellt sicher, dass die Designvorlage Analyse-/Synthese-/Anpassungs-/Montageschritte im Quartus-Design-Flow besteht.
Bereiten Sie die Designvorlage in der Befehlszeile der Quartus Prime-Software vor
Geben Sie in der Befehlszeile den folgenden Befehl ein:
quartus_sh --platform_install -package <project directory>/<project>.par
Sobald der Vorgang abgeschlossen ist, geben Sie Folgendes ein:
quartus_sh --platform -name <project>
Hinweis:
* ACDS-Version: 17.0.0 Standard