Schulung durch Schulungsleiter: Altera® FPGA Timing-Analyse: Praktische Übungen

Anzeigen

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

726460
2023-07-14
Public

Beschreibung

In diesem Kurs arbeiten Sie in praktischen Übungen an einer virtuellen Maschine, um Ihre Timing-Analyse-Fähigkeiten zu üben. Kommen Sie, wie Sie sind, zum Kurs, es ist keine Einrichtung erforderlich. Vorkenntnisse in Timing-Analyse-Konzepten sind erforderlich. Wenn Sie diese lernen müssen, bevor Sie zum Unterricht kommen, besuchen Sie die Timing-Analyse: Vorlesung. Es wird einen kurzen Überblick über die Einschränkungen der DEZA bei der Gründung der Labore geben.

Gebrauchsanweisungen

Verwandte Assets
Titel und Beschreibung
Format
Sprache
Aktivität
You will learn how to constrain & analyze a design for timing using the Timing Analyzer in the Quartus® Prime Pro software v. 22.1. This includes writing Synopsys* Design Constraint (SDC) files, generating various timing reports in the Timing Analyzer & applying this knowledge to an FPGA design. Besides learning the basic requirements to ensure that your design meets timing, you will see how the Timing Analyzer makes it easy to create timing constraints to help you meet those requirements. Note: While the focus of this course is the Quartus Prime Pro software, much of the flow and constraints are valid with the Standard and Lite versions of the software.
Anzeigen