Intel® Quartus® Prime Pro Software-Timing-Analyse – Teil 3: Taktbeschränkungen

Anzeigen

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652874
2021-09-08
Public

Beschreibung

Dies ist Teil 3 eines 5-teiligen Kurses. Sie erfahren, wie Sie Takte, generierte Takte, Taktunsicherheit und Taktgruppen mit dem Synopsys* Design Constraints (SDC)-Format im Timing Analyzer in der Intel® Quartus® Prime Pro Software v. 20.3 erstellen.

Gebrauchsanweisungen