Intel® Quartus® Prime Pro Software-Timing-Analyse – Teil 2: SDC-Sammlungen

Anzeigen

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652844
2021-09-08
Public

Beschreibung

Dies ist Teil 2 eines 5-teiligen Kurses. Sie lernen das Konzept von Sammlungen im Synopsys* Design Constraints (SDC)-Format mit dem Timing Analyzer in der Intel® Quartus® Prime Pro Software v. 20.3 kennen.

Gebrauchsanweisungen