Intel® Quartus® Prime Pro Software-Timing-Analyse – Teil 4: E/A-Schnittstellen

Beschreibung

Dies ist Teil 4 eines 5-teiligen Kurses. Sie lernen die Grundlagen der Beschränkung von E/A-Schnittstellen mithilfe des Synopsys* Design Constraints (SDC)-Formats im Timing Analyzer in der Intel® Quartus® Prime Pro Software v. 20.3 kennen.