Transceiver PHY IP Support Center

Willkommen im Transceiver PHY IP Support Center!

Hier finden Sie Informationen zur Auswahl, Gestaltung und Implementierung von Transceiver-Verbindungen. Es gibt auch Richtlinien, wie Sie Ihr System hochfahren und die Transceiver-Verbindungen debuggen können. Diese Seite ist in Kategorien unterteilt, die sich von Anfang bis Ende an einem Hochgeschwindigkeits-Transceiver-System-Designfluss orientieren.

Genießen Sie Ihre Reise!

Auf den folgenden Seiten finden Sie Support-Ressourcen für Intel® Agilex™, Intel® Stratix® 10 , Intel® Arria® 10und Intel® Cyclone® 10 Geräte. Suchen Sie bei anderen Geräten über die folgenden Links: Schulungsvideos, Webcasts, Designbeispieleund Knowledge Base.

1. Geräte- und IP-Auswahl

Welche Intel® FPGA-Gerätefamilie sollte ich verwenden?

Tabelle 1: Unterstützung von Gerätevarianten und Funktionen

Gerät

Intel Cyclone 10

Intel Arria 10

Intel Stratix 10

Intel Agilex

Gerätevariante

GX

SX(3 Stück)

GX(3 Stück)

GT(4)

GX/SX L-Fliese

GX/SX H-Fliese

MX/TX E-Fliese

AGF E-Fliese

Maximale Datenrate
(Chip-zu-Chip) (1)(7)


GX-Kanäle

12,5 Gbit/s

17,4 Gbit/s

17,4 Gbit/s

17,4 Gbit/s

17,4 Gbit/s

N/A

N/A

GXT-Kanäle

N/A

N/A

25,8 Gbit/s

26,6 Gbit/s

28,3 Gbit/s

28,3 Gbit/s

N/A

GXE Kanäle

N/A

N/A
N/A
N/A

N/A

28,9 Gbit/s (NRZ)

57,8 Gbit/s (PAM4)

28,9 Gbit/s (NRZ)

57,8 Gbit/s (PAM4)

Maximale Datenrate
(Rückwandplatine) (8)

GX-Kanäle

6,6 Gbit/s

12,5 Gbit/s

12,5 Gbit/s

12,5 Gbit/s

28,3 Gbit/s 28,3 Gbit/s N/A

GXT-Kanäle

N/A

N/A


GXE Kanäle

N/A

N/A

N/A

N/A

N/A

28,9 Gbit/s (NRZ)

57,8 Gbit/s (PAM4)

28,9 Gbit/s (NRZ)

57,8 Gbit/s (PAM4)

Maximale Anzahl von Kanälen pro Gerät

GX-Kanäle

12

96

72

96

96 N/A

N/A

GXT-Kanäle

N/A

N/A

6

32

64

24

N/A

GXE Kanäle

N/A

N/A

N/A

N/A

N/A 120

24 (und 32 P-Tile)

Harte IP-Adresse Ein PCIe Gen2 x4 pro Gerät. PCIe* Gen3 x8 bis zu 4 pro Gerät PCIe Gen3 x16 bis zu 4 pro Gerät PCIe Gen3 x16 bis zu 4 pro Gerät 50/100 Gbps Ethernet MACup zu 4 pro Gerät PCIe Gen3 x16 bis zu 4 pro Gerät SR-IOV (vier PF/2K VF) (6) 10G/25G/100G Ethernet mit optionaler 1588-Fähigkeit + RS-FEC (528, 514)/RS-FEC (544, 514) 10G/25G/100G Ethernet mit optionaler 1588-Fähigkeit + RS-FEC (528, 514)/RS-FEC (544, 514)
SR-IOV-Unterstützung ist nicht verfügbar.
  1. Die in der obigen Tabelle angegebenen Werte gelten für Standard-Leistungsmodi. Im reduzierten Leistungsmodus beträgt die maximale Datenrate für Intel Arria® 10 GX-Gerätekanäle (Chip-zu-Chip) 11,3 Gbit/s. Da die GT-Transceiver-Kanäle auf Spitzenleistung ausgelegt sind, verfügen sie nicht über eine reduzierte Betriebsart. Um GX-Transceiver-Kanäle mit bestimmten Datenraten im Standard- und reduzierten Leistungsmodus zu betreiben, wenden Sie die entsprechenden Core- und Peripherie-Netzteile an. Weitere Informationen finden Sie im Intel Arria 10 Gerätedatenblatt.
  2. Intel Arria 10 und Intel Stratix 10 Geräte-Transceiver können Datenraten unter 1,0 Gbit/s durch Überabtastung unterstützen.
  3. Für SX- und GX-Gerätevarianten werden die maximalen Transceiver-Datenraten für die schnellste (–1) Transceiver-Geschwindigkeitsklasse angegeben. Spezifikationen für niedrigere Geschwindigkeitsgrade finden Sie im Gerätedatenblatt.
  4. Für GT-Gerätevarianten werden die maximalen Transceiver-Datenraten für (-1) Transceiver-Geschwindigkeitsgrad angegeben. Die Spezifikationen für niedrigere Geschwindigkeitsgrade finden Sie im Gerätedatenblatt.
  5. Intel Stratix 10 Geräte-Transceiver verfügen sowohl über GX- als auch über GXT-Transceiver-Kanäle. Weitere Informationen finden Sie im Intel Stratix 10 L-/H-Tile Transceiver PHY Benutzerhandbuch.
  6. SR-IOV steht für Single-Root Input Output Virtualization.
  7. Intel Arria 10 und Intel Stratix 10 Geräte-Transceiver können Datenraten unter 1,0 Gbit/s durch Überabtastung unterstützen.
  8. Backplane-Anwendungen beziehen sich auf Anwendungen, die eine erweiterte Entzerrung erfordern, z. B. Decision Feedback Equalization (DFE), die aktiviert ist, um Kanalverluste zu kompensieren.

Intel FPGA-Gerätedatenblätter

Zusätzliche Ressourcen

Weitere Informationen finden Sie im Kapitel Übersicht der folgenden Benutzerhandbücher:

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

2. Design-Flow und IP-Integration

Wo finde ich Informationen zur Transceiver-Nutzung?

Verwenden Sie das E-Tile Channel Placement Tool in Verbindung mit den Pin Connection Guidelines der Intel Stratix 10 Device Family, um Protokollplatzierungen in der E-Tile schnell zu planen, bevor Sie die umfassende Dokumentation lesen und Designs in der Intel® Quartus® Prime Software implementieren. Das Excel-basierte E-Tile Channel Placement Tool wird durch die Registerkarten Anweisungen, Legenden, Revisionen und Protokolle ergänzt.

Welche Designempfehlungen sollte ich berücksichtigen?

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Wo finde ich Informationen zur Transceiver PHY IP Integration?

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Wo finde ich Informationen zum Transceiver PHY IP Register Mapping?

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Richtlinien für analoge Einstellungen

Intel Stratix 10 Geräte

Intel Cyclone 10 und Intel Arria 10 Geräte

Zusätzliche Ressourcen

3. Board-Design und Power-Management

Richtlinien für das Board-Design

Richtlinien für pin-Verbindungen

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Schematische Überprüfung

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Energieverwaltung

Simulationsmodelle & Werkzeuge

Intel ® Advanced Link Analyzer ›

Der Intel® Advanced Link Analyzer ist ein hochmodernes Tool zur Analyse von Jitter/Noise Eye Link, mit dem Sie schnell und einfach die Leistung serieller Hochgeschwindigkeitsverbindungen bewerten können. Es ist ein ideales Pre-Design-Tool, das Ihnen hilft zu verstehen, wie Intel FPGA-Lösungen Ihren Systemanforderungen entsprechen können. Es ist auch ein effektives Werkzeug für die Post-Design-Unterstützung, um beim Debuggen und Validieren zu helfen.

Modelle

Development Kit-Benutzerhandbücher

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Arria 10 Geräte

6. Schulungen und Videos

Empfohlene Schulungen

Titel

Art

Beschreibung

Aufbau von Schnittstellen mit Intel Arria 10 Hochgeschwindigkeits-Transceivern

Von Ausbildern geleitet

Lernen Sie die Architektur der Intel Arria 10 und Intel Cyclone 10 FPGA-Transceiver und dann den Ablauf für deren Integration in ein FPGA-Design kennen.

Transceiver Basics für 20 nm und 28 nm Geräte

Online

Lernen Sie die grundlegenden Bausteine kennen, die in 20- und 28-nm-FPGA-Transceivern enthalten sind, die zur Unterstützung einer Reihe von Hochgeschwindigkeitsprotokollen verwendet werden.

Intel Stratix 10 Transceiver Grundlagen

Online

Lernen Sie die grundlegenden Bausteine kennen, die in Intel Stratix 10 FPGA-Transceivern enthalten sind, die zur Unterstützung einer Reihe von Hochgeschwindigkeitsprotokollen verwendet werden.

Transceiver Toolkit für Intel Arria 10 Geräte

Online

Erfahren Sie, wie Sie die analogen Einstellungen Ihrer Intel Arria 10 und Intel Cyclone 10 FPGA-Transceiver debuggen und dynamisch optimieren.

Erweiterte Signalkonditionierung für Intel Arria 10 FPGA Transceiver

Online

Lernen Sie die analogen Fähigkeiten der Intel Arria 10 FPGA-Transceiver kennen und wie Sie sie zur Verbesserung der Verbindungsleistung einsetzen können.

Aufbau einer Generation 10 Transceiver PHY Layer

Online

Erfahren Sie, wie Sie eine benutzerdefinierte Transceiver-Implementierung mit den Intel Arria 10 und Intel Cyclone 10 FPGA Transceiver IP-Blöcken erstellen.

Aufbau einer Intel Stratix 10 FPGA Transceiver PHY Schicht

Online

Erfahren Sie, wie Sie die drei Ressourcen definieren, aus denen eine Intel Stratix 10 FPGA Transceiver PHY Layer-Lösung besteht, nämlich den Transceiver PHY, den Transceiver PLL und den Transceiver Reset Controller.

Transceiver-Taktung der Generation 10

Online

Lernen Sie die Taktressourcen kennen, die in Intel Arria 10 und Intel Cyclone 10 FPGA Transceiver-Blöcken zu finden sind.

Weitere Schulungen

Empfohlene Videos

Titel

Beschreibung

So konfigurieren Sie PMA-Analogparameter für Intel Cyclone 10 GX dynamisch neu

Lernen Sie die Implementierung von Intel Cyclone 10 GX FPGA Native PHY PMA Analogparametern mit direktem Rekonfigurationsablauf kennen.

So führen Sie die dynamische Intel Cyclone 10 GX-Neukonfiguration mit fPLL-Switching und Kanalrekonfiguration mit direct write-Methode durch

Erfahren Sie, wie Sie die funktionale Simulation der dynamischen Neukonfiguration des Transceivers mit Intel Cyclone 10 GX FPGA Fractional Phase-Locked Loop (PLL) Switching und Kanalrekonfiguration mit der Direct Write-Methode durchführen.

So führen Sie Intel Cyclone 10 GX Native PHY ATX PLL Switching und Kanalrekonfiguration durch

Erfahren Sie, wie Sie die Funktionssimulation mit Intel Cyclone 10 GX FPGA Native PHY ATX PLL Switching, Kanalrekonfiguration mit integriertem Streamer und Kanalrekalibrierung durchführen.

So wechseln Sie die CDR-Refclk-Auswahl mit eingebetteten Streamer- und Rekonfigurationsprofilen in Intel Arria 10 Native PHY

Erfahren Sie, wie Sie eine dynamische Neukonfiguration durchführen, um die Clock Data Recovery (CDR) Refclks mit integriertem Streamer und mehreren Rekonfigurationsprofilen im Intel Arria 10 Gerät zu wechseln.

So konfigurieren Sie zwei FPGAs, die extern über SMA-Kabel mit dem Transceiver Toolkit verbunden sind

Erfahren Sie, wie Sie zwei Testgeräte (DUTs) konfigurieren, Transceiver-Toolkits (XCVR) starten, eine Chip-zu-Chip-Schnittstelle ausführen und die richtigen analogen Einstellungen finden.

So führen Sie eine dynamische Neukonfiguration durch, um TX-PLLs für den Intel Arria 10 Transceiver mit einem eingebetteten Streamer umzuschalten

Erfahren Sie, wie Sie eine dynamische Neukonfiguration durchführen, um Sender-PLLs (TX) für den Intel Arria 10 FPGA-Transceiver mit integriertem Streamer zu schalten.

Weitere Videos

Titel

Beschreibung

Intel Arria 10 Gerätekonfiguration eines Simplex-Transceivers

Sehen Sie sich dieses Video an, um zu erfahren, wie Sie einen Simplex-Transceiver mit Intel Arria 10 Gerät mit dynamischer Neukonfiguration im selben physischen Transceiver-Kanal platzieren.

Dynamische Rekonfiguration eines Intel Arria 10 Device Transceivers

Sehen Sie sich dieses Video an, um zu erfahren, wie Sie Datenratenänderungen mithilfe von PLL-Switching (Transmit) Phase-Locked Loop (TX) und dem integrierten Streamer in Intel Arria 10-Geräten durchführen.

So verwenden Sie das Transceiver Toolkit Teil 1

Sehen Sie sich dieses vierteilige Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit demonstriert wird. In diesem Video wird erläutert, wie Sie die optimalen PMA-Einstellungen (Physical Medium Attachment) für den Transceiver erhalten.

So verwenden Sie das Transceiver Toolkit Teil 2

Sehen Sie sich dieses vierteilige Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit demonstriert wird. In diesem Video wird erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten.

So verwenden Sie das Transceiver Toolkit Teil 3

Sehen Sie sich dieses vierteilige Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit demonstriert wird. In diesem Video wird erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten.

So verwenden Sie das Transceiver Toolkit Teil 4

Sehen Sie sich dieses vierteilige Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit demonstriert wird. In diesem Video wird erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten.

Intel Arria 10 Transceiver: Grundlagen der Vorbetonung

Lernen Sie die Grundlagen der Intel Arria 10 Transceiver Pre-Emphasis Funktion kennen. Vergleichen Sie simulierte Wellenform- und Siliziummessungen.

Durchführen einer dynamischen Neukonfiguration für den Intel Arria 10 Device Transceiver

Sehen Sie sich dieses Video an, um zu erfahren, wie Sie Datenratenänderungen mit TX PLL-Switching mit dem integrierten Streamer in Intel Arria 10-Geräten durchführen.

Intel Arria 10 Geräte-Transceiver mit integriertem Streamer neu konfigurieren

Sehen Sie sich dieses Video an, um zu erfahren, wie Sie die dynamische Rekonfiguration mit dem Intel Arria 10 Geräte-Transceiver Standard PCS mit dem integrierten Streamer durchführen.

Verwenden Sie das IBIS-AMI-Modell, um die Signalintegrität des Intel Arria 10 Geräte-Transceivers zu schätzen

Sehen Sie sich dieses Video an, um zu erfahren, wie Sie eine Signalintegritätssimulation mit dem Intel Arria 10 Geräte-Transceiver IBIS-AMI-Modell im Intel® Advanced Link Analyzer durchführen. Darüber hinaus behandelt dieses Video die Berichterstattung über Augendiagramme.

7. Debuggen

Werkzeuge

Intel Stratix 10 Device E-Tile Transceiver Debug-Tool

Das Debug-Tool besteht aus zwei Untertools

  1. Mit dem Status-Tool können Sie PMA-Parameter lesen, zurücksetzen und in einer Datei protokollieren. Es ermöglicht Ihnen auch, Anpassungsfluss (interner / externer Loopback, anfängliche Anpassung), Lesen und Zurücksetzen von Bitfehlern durchzuführen.
  2. Mit dem Tuning-Tool können Sie den Transceiver mit Basislinien-PMA-Parameterkonfigurationen für 10Gbps / 28Gbps / 56Gbps und mit benutzerdefinierten Parametern abstimmen, mit denen Sie PMA-Parameter fegen und in einer Datei protokollieren können. Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrer Intel Stratix 10 Device E-Tile zu analysieren.

Intel Stratix 10 Device L-Tile/H-Tile Transceiver PHY Debug Tool

Dieses Debug-Tool besteht aus vier Untertools:

  1. Mit dem Spannungstool können Sie die Spannung am Empfängerdatenabtastknoten und Senderknoten messen
  2. Mit dem Channel Status-Tool können Sie den Status überprüfen, der an Daten der Empfängeruhr-Datenwiederherstellung (CDR), des Kalibrierungsstatus, des Loopback-Status und des PRBS-Generator-/Checker-Status gebunden ist
  3. Mit dem Anpassungsstatus-Tool können Sie die konfigurierten registrierten Anpassungsbits mit den Einstellungen für das goldene Bit vergleichen - Goldene Bits sind die empfohlenen Biteinstellungen für ein bestimmtes Register
  4. Eye Debug Tool ermöglicht es Ihnen, die Augenhöhe und / oder Augenweite zu messen

Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrem Intel Stratix 10 Device L-Tile/H-Tile zu analysieren

Intel Arria 10 Device Transceiver PHY - Fehlerbaum-Analysator

Dieser interaktive Fehlerbaumanalysator enthält Richtlinien zur Behebung von Problemen, die bei der Verwendung von Intel Arria 10 Device Transceiver PHY auftreten können. Der Analysator besteht aus drei Abschnitten:

  1. Natives PHY-Debuggen
  2. Debuggen der Linkoptimierung
  3. Debuggen der dynamischen Neukonfiguration

Verwenden Sie diesen Fehlerbaumanalysator, um Transceiver-PHY-Probleme zu lösen und Ihr Design so effizient wie möglich zu gestalten. Verwenden Sie es zusammen mit dem Intel Arria 10 Device Transceiver PHY Debug Tool

Intel Arria 10 Device Transceiver PHY Debug-Tool

Dieses Debug-Tool besteht aus den gleichen vier Sub-Tools wie die Intel Stratix 10-Version:

  1. Mit dem Spannungstool können Sie die Spannung am Empfängerdatenabtastknoten und Senderknoten messen
  2. Mit dem Channel Status-Tool können Sie den Status überprüfen, der an Daten der Empfängeruhr-Datenwiederherstellung (CDR), des Kalibrierungsstatus, des Loopback-Status und des PRBS-Generator-/Checker-Status gebunden ist
  3. Mit dem Anpassungsstatus-Tool können Sie die konfigurierten registrierten Anpassungsbits mit den Einstellungen für das goldene Bit vergleichen - Goldene Bits sind die empfohlenen Biteinstellungen für ein bestimmtes Register
  4. Eye Debug Tool ermöglicht es Ihnen, die Augenhöhe und / oder Augenweite zu messen

Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrem Intel Arria 10 Gerät zu analysieren

Versionshinweise zu Intellectual Property (IP) Core

Versionshinweise zu Intel® Quartus® Prime Design Suite (Hinweis: Transceiver Native PHY IP-Versionshinweise finden Sie jetzt in den Versionshinweisen zu Intel® Quartus® Prime Design Suite)

Intel FPGA Device Errata

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Benutzerhandbücher

Weitere Informationen finden Sie im Kapitel debuggen von Funktionen in den folgenden Benutzerhandbüchern:

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Cyclone 10 Geräte

Intel Arria 10 Geräte

Wissensdatenbank-Lösung

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.