Transceiver PHY IP Support-Center
Das Transceiver PHY IP Support-Center bietet Informationen zur Auswahl, Entwicklung und Implementierung von Transceiver-Links. Es gibt auch Richtlinien, wie Sie Ihr System aktivieren und die Transceiver-Links debuggen können. Diese Seite ist in Kategorien aufgeteilt, die sich an einem Hochgeschwindigkeits-Transceiver-Systemdesign-Fluss vom Anfang bis zum Ende ausrichten.
Auf den folgenden Seiten finden Sie Support-Ressourcen für Geräte der Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10 . Suchen Sie nach anderen Geräten über die folgenden Links: FPGA Dokumentationsindex, Schulungen, Kurse, Videos, Designbeispiele, Wissensdatenbank.
1. Geräte- und IP-Auswahl
Welche Intel® FPGA Gerätefamilie sollte ich verwenden?
Tabelle 1 : Gerätevarianten- und Funktionsunterstützung | |||||||||
---|---|---|---|---|---|---|---|---|---|
Gerät |
Intel® Cyclone® 10 |
Intel® Arria® 10 |
Intel® Stratix® 10 |
® Intel Agilex 7 |
|||||
Geräte-Variante |
GX |
SX(3) |
GX(3) |
GT(4) |
GX/SX L-Tile |
GX/SX H-Tile |
MX/TX E-Tile |
AGF E-Tile |
|
Maximale Datenrate |
|
12,5 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
N/A |
N/A |
|
GXT-Kanäle | N/A |
N/A |
25,8 Gbit/s |
26,6 Gbit/s |
28,3 Gbit/s |
28,3 Gbit/s |
N/A |
||
GXE-Kanäle | N/A |
N/A |
N/A |
N/A |
N/A |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
||
Maximale Datenrate |
GX-Kanäle |
6,6 Gbit/s |
12,5 Gbit/s |
12,5 Gbit/s | 12,5 Gbit/s |
28,3 Gbit/s | 28,3 Gbit/s | N/A | |
GXT-Kanäle |
N/A |
N/A |
|||||||
|
N/A |
N/A |
N/A |
N/A |
N/A |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
||
Maximale Kanäle pro Gerät |
GX-Kanäle |
12 |
96 |
72 | 96 |
96 | N/A | N/A |
|
GXT-Kanäle |
N/A |
N/A |
6 | 32 |
64 |
24 |
N/A | ||
GXE-Kanäle |
N/A |
N/A |
N/A | N/A |
N/A | 120 | 24 (und 32 P-Tile) |
||
Hard-IP | Ein PCIe Gen2 x4 pro Gerät. | PCIe* Gen3 x8 bis zu 4 pro Gerät | PCIe Gen3 x16 bis zu 4 pro Gerät | PCIe Gen3 x16 bis zu 4 pro Gerät | 50/100 Gbit/s Ethernet MACup zu 4 pro Gerät PCIe Gen3 x16 bis zu 4 pro Gerät SR-IOV (vier PF/2K VF) (6) | 10G/25G/100G Ethernet mit optionaler 1588-Fähigkeit + RS-FEC (528, 514)/RS-FEC (544, 514) | 10G/25G/100G Ethernet mit optionaler 1588-Fähigkeit + RS-FEC (528, 514)/RS-FEC (544, 514) | ||
SR-IOV-Support ist nicht verfügbar. |
- Die in der tabelle oben aufgeführten Werte beziehen sich auf die standardmäßigen Energiemodi. Im reduzierten Leistungsmodus beträgt® die maximale Datenrate für Intel Arria 10 GX Gerätekanäle (Chip-zu-Chip) 11,3 Gbit/s. Da die GT Transceiver-Kanäle für Spitzenleistung ausgelegt sind, haben sie keinen reduzierten Energieverbrauch. Um GX Transceiver-Kanäle mit bestimmten Datenraten in standardmäßigen und reduzierten Energiemodi zu betreiben, wenden Sie die entsprechenden Kern- und Peripherie-Netzteile an. Weitere Informationen finden Sie im Datenblatt Intel Arria 10 Geräte.
- Intel Arria 10- und Intel Stratix 10 Geräte-Transceiver können Datenraten unter 1,0 Gbit/s durch over Sampling unterstützen.
- Für SX- und GX-Gerätevarianten werden die maximalen Transceiver-Datenraten für die schnellste (–1) Transceiver-Geschwindigkeitsklasse angegeben. Im Gerätedatenblatt finden Sie Spezifikationen für die niedrigere Geschwindigkeit.
- Für GT-Gerätevarianten werden die maximalen Transceiver-Datenraten für die (-1) Transceiver-Geschwindigkeitsklasse angegeben. Die Spezifikationen für die niedrigere Geschwindigkeit finden Sie im Gerätedatenblatt.
- Intel Stratix 10 Geräte-Transceiver haben sowohl GX- als auch GXT-Arten von Transceiver-Kanälen. Weitere Informationen finden Sie im Benutzerhandbuch Intel Stratix 10 L-/H-Tile Transceiver PHY.
- SR-IOV steht für Single-Root Input Output Virtualization.
- Intel Arria 10- und Intel Stratix 10 Geräte-Transceiver können Datenraten unter 1,0 Gbit/s durch over Sampling unterstützen.
- Backplane-Anwendungen beziehen sich auf diejenigen, die eine erweiterte Gleichstellung erfordern, wie z. B. DECISION Feedback Equalization (FCC), die aktiviert ist, um Kanalverluste auszugleichen.
Datenblätter für Intel FPGA Geräte
- ® Datenblatt für Intel Agilex 7 Geräte
- Datenblatt für Intel Stratix 10 Geräte
- ® Datenblatt für Intel Cyclone 10 GX-Geräte
- Datenblatt für Intel Arria 10 Geräte
Weitere Ressourcen
Lesen Sie das Übersichtskapitel der folgenden Benutzerhandbücher:
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
- Benutzerhandbuch für Intel Stratix 10 L- und H-Tile Transceiver PHY
- Benutzerhandbuch für E-Tile Transceiver PHY
- AN 778 – Intel Stratix 10 Transceiver-Nutzung
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
2. Design-Flow und IP-Integration
Wo finde ich Informationen zur Transceiver-Nutzung?
Verwenden Sie das E-Tile Channel Placement Tool in Verbindung mit den Pin-Verbindungsrichtlinien für Intel Stratix 10 Geräte, um Protokollplatzierungen im E-Tile schnell zu planen, bevor Sie umfassende Dokumentation lesen und Designs in der Intel® Quartus® Prime Software implementieren. Das Excel-basierte E-Tile Channel Placement Tool wird durch die Registerkarten Anweisungen, Legenden, Revision und Protokolle ergänzt.
Welche Designempfehlungen sollte ich berücksichtigen?
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
- Intel Arria 10 GX/GT Geräte-Errata und Designempfehlungen
- ® Intel Arria 10 SX Geräteerrata und Designempfehlung
Wo finde ich Informationen zur Transceiver PHY IP Integration?
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
- Benutzerhandbuch für Intel Stratix 10 L- und H-Tile Transceiver PHY
- Benutzerhandbuch für E-Tile Transceiver PHY
Intel Cyclone 10 Geräte
- Benutzerhandbuch für Intel® Cyclone® 10-GX-Transceiver-PHY
- Intel® Cyclone® 10 GX Gerätedesign-Richtlinien
Intel Arria 10 Geräte
Wo finde ich Informationen zum Transceiver PHY IP Register Mapping?
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Richtlinien für analoge Einstellungen
Intel Stratix 10 Geräte
Intel Cyclone 10 und Intel Arria 10 Geräte
Weitere Ressourcen
3. Mainboarddesign und Energieverwaltung
- Benutzerhandbuch für® die Konfiguration Intel Agilex 7
- ® Intel Agilex-7-Gerätereihe – Richtlinien für das Design der seriellen Schnittstellen-Hochgeschwindigkeits-Signalintegrität
- AN 672: Transceiver Link Design Guidelines for High-Gbps Data Rate Transmission
- AN 114: Mainboard-Design-Richtlinien für programmierbare Intel Gerätepakete
- AN 766: Intel® Stratix® 10 Geräte, Design-Leitfaden für Hochgeschwindigkeitssignalschnittstellen-Layout
- Überlegungen zum Pcb-Stackup-Design für Intel® FPGAs
Richtlinien für die Pin-Verbindung
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Schemaprüfung
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Energieverwaltung
- ® Benutzerhandbuch für die Energieverwaltung Intel Agilex 7: F- und I-Reihe
- Early Power Estimator (EPE) und Power Analyzer
- AN 692: Erwägungen zur Energiesequenzierung für Intel® Cyclone® 10 GX-, Intel® Arria® 10-, Intel® Stratix® 10- und Intel Agilex® 7 Geräte
- AN 750: Verwenden des Altera PDN-Tools zur Optimierung Ihres Design ihres Power Delivery Network
- Gerätespezifisches Power Deliver Network (PDN)-Tool 2.0 Benutzerhandbuch
Simulationsmodelle und -tools
Das Intel® Advanced Link Analyzer ist ein hochmodernes Jitter-/Rausch-Eye-Link-Analysetool, mit dem Sie die Leistung serieller Hochgeschwindigkeits-Links schnell und einfach bewerten können. Es ist ein ideales Vordesign-Tool, um Ihnen zu vermitteln, wie Intel FPGA Lösungen Ihren Systemanforderungen entsprechen. Es ist auch ein effektives Tool für Unterstützung nach dem Design, um beim Debugging und der Validierung zu helfen.
Modelle
Benutzerhandbücher für das Development Kit
® Intel Agilex 7 Geräte
- ® Benutzerhandbuch für Intel Agilex 7 F-Reihe FPGA Development Kit
- ® Benutzerhandbuch für Intel Agilex 7 Transceiver-SoC Entwicklungskit der F-Reihe
Intel Stratix 10 Geräte
- Benutzerhandbuch für das Intel Stratix-10-Development-Kit
- Intel Stratix10 GX Transceiver Signalintegritäts-Entwicklungskit Benutzerhandbuch
Intel Arria 10 Geräte
4. Interoperabilitäts- und Normentests
Anwendungen
- ® Intel Agilex 7 Allgemeine i/O-Benutzerhandbuch: F-Reihe und I-Reihe
- AN 835: PAM4-Signalgrundsätze
- AN 846: Intel Stratix 10 Vorwärtsfehlerkorrektur
Modelle
5. Designbeispiele und Referenzdesigns
Designbeispiele und Referenzdesigns
® Intel Agilex 7 Geräte
- Highspeed-Transceiver-Demodesigns –® Intel Agilex 7 Geräte der I-Reihe mit F-Tile
- Vorführungsdesigns für Hochgeschwindigkeits-Transceiver – Intel Agilex® 7 Geräte der F-Reihe (E-Tile)
Intel Stratix 10 Geräte
- Vorführungsdesigns für Hochgeschwindigkeits-Transceiver – Stratix 10-TX-Produktreihe
- Vorführungsdesigns für Hochgeschwindigkeits-Transceiver – Stratix 10 GX-Produktreihe
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
- Terasic DE10 erweitert mit Intel Arria 10 SoC-Mainboard
- AMIDES-Sofortentwicklungskit mit Intel Arria 10 FPGA SoM-Starter-Mainboard
- Intel Arria-10-Transceiver-PHY-Designbeispiele (Intel Community)
- grundlegende Designbeispiele für Intel Arria 10-Transceiver-PHY (Intel Community)
- Hochgeschwindigkeits-Transceiver-Demodesigns – Intel Arria 10er Reihe
6. Schulungskurse und Videos
Empfohlene Schulungskurse
Titel |
Typ |
Beschreibung |
---|---|---|
Online |
Erfahren Sie mehr über die grundlegenden Bausteine, die sich in 20- und 28-nm-FPGA-Transceivern finden, die für eine Reihe von Hochgeschwindigkeitsprotokollen verwendet werden. |
|
Online |
Erfahren Sie mehr über die grundlegenden Bausteine, die in Intel Stratix 10 FPGA Transceivern zu finden sind, die für eine Reihe von Hochgeschwindigkeitsprotokollen verwendet werden. |
|
Online |
Erfahren Sie, wie Sie die analogen Einstellungen Ihrer Intel Arria 10 und Intel Cyclone 10-FPGA-Transceiver debuggen und dynamisch optimieren können. |
|
Erweiterte Signalkonditionierung für 10-FPGA-Transceiver Intel Arria |
Online |
Erfahren Sie mehr über die analogen Funktionen von Intel Arria 10 FPGA Transceivern und wie Sie diese zur Verbesserung der Link-Leistung verwenden können. |
Online |
Erfahren Sie, wie Sie eine benutzerdefinierte Transceiver-Implementierung mit den Intel Arria 10 und Intel Cyclone 10 FPGA Transceiver IP-Blocks erstellen. |
|
Aufbau einer 10-FPGA-Transceiver-PHY-Schicht mit Intel Stratix |
Online |
Erfahren Sie, wie Sie die drei Ressourcen definieren, aus denen eine Intel Stratix 10-FPGA-Transceiver-PHY-Layer-Lösung besteht, nämlich die Transceiver-PHY, der Transceiver PLL und der Transceiver-Reset-Controller. |
Online |
Erfahren Sie mehr über die Taktungsressourcen in Intel Arria 10 und Intel Cyclone 10 FPGA Transceiver-Blöcken. |
Titel |
Beschreibung |
---|---|
Wie man PMA Analogparameter für Intel Cyclone 10 GX dynamisch neu konfiguriert |
Erfahren Sie mehr über die Implementierung Intel Cyclone 10 GX FPGA nativen PMA-analogen Parametern der PHY mithilfe des direkten Rekonfigurationsablaufs. |
Erfahren Sie, wie Sie die dynamische Neukonfiguration der Transceiver-Funktionssimulation mit Intel Cyclone 10 GX FPGA PLL-Switching (Fractional Phase-Locked Loop) und der Kanalumkonfiguration mithilfe der Direktschreibmethode durchführen. |
|
Durchführung Intel Cyclone 10 GX nativen PHY ATX PLL-Switching und Kanalumkonfiguration |
Erfahren Sie, wie Sie die Funktionelle Simulation mit Intel Cyclone 10 GX FPGA nativen PHY ATX PLL-Switching, Kanalrekonfiguration mit eingebettetem Streamer und Kanal-Rekalibrierung durchführen. |
Erfahren Sie, wie Sie eine dynamische Neukonfiguration durchführen, um im Intel Arria 10 Gerät die Clock Data Recovery (CDR)-Schritte mit eingebettetem Streamer und mehreren Rekonfigurationsprofilen zu wechseln. |
|
Erfahren Sie, wie Sie zwei Testgeräte (DUTs) konfigurieren, Transceiver-Toolkits (XCVR) starten, eine Chip-zu-Chip-Schnittstelle ausführen und die richtigen analogen Einstellungen finden. |
|
Erfahren Sie, wie Sie dynamische Neukonfigurationen für Switch Transmitter (TX) PLLs für den Intel Arria 10 FPGA Transceiver mit embedded Streamer durchführen. |
Intel® FPGA Schnellvideos
Titel |
Beschreibung |
---|---|
Intel Arria 10 Gerätekonfiguration eines Simplex-Transceivers |
In diesem Video erfahren Sie, wie Sie einen Intel Arria 10-Geräte-Simplex-Transceiver mit dynamischer Neukonfiguration im gleichen physischen Transceiver-Kanal platzieren. |
Dynamische Neukonfiguration eines Intel Arria-10-Geräte-Transceivers |
In diesem Video erfahren Sie, wie Sie Datenratenänderungen mithilfe von Übertragungsvorgängen (TX) Phase-Locked Loop (PLL) und eingebetteten Streamer in Intel Arria 10 Geräten durchführen können. |
Sehen Sie sich dieses vierteilte Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit gezeigt wird. Dieses Video erklärt, wie Sie die optimalen PMA-Einstellungen (Physical Medium Attachment) für den Transceiver erhalten. |
|
Sehen Sie sich dieses vierteilte Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit gezeigt wird. Dieses Video erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten. |
|
Sehen Sie sich dieses vierteilte Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit gezeigt wird. Dieses Video erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten. |
|
Sehen Sie sich dieses vierteilte Video an, um zu erfahren, wie Sie die Transceiver Toolkit-Anwendung verwenden, die auf einem Intel Arria 10 FPGA Development Kit gezeigt wird. Dieses Video erklärt, wie Sie die optimalen PMA-Einstellungen für den Transceiver erhalten. |
|
Intel Arria 10 Transceiver: Grundlagen zur Schwerpunktsetzung |
Informieren Sie sich über die Grundlagen der 10-Transceiver-Pre-Emphasis-Funktion Intel Arria. Vergleichen Sie simulierte Wellenform im Vergleich zu Halbleitermessungen. |
Dynamische Neukonfiguration für den Intel Arria 10 Geräte-Transceiver |
In diesem Video erfahren Sie, wie Sie Datenratenänderungen mit TX PLL-Switching mit dem eingebetteten Streamer in Intel Arria 10 Geräten durchführen können. |
Neukonfiguration Intel Arria 10 Geräte-Transceiver mit Embedded Streamer |
In diesem Video erfahren Sie, wie Sie eine dynamische Neukonfiguration mit dem Intel Arria 10 Geräte-Transceiver-Standard-PCS mithilfe des eingebetteten Streamers durchführen können. |
In diesem Video erfahren Sie, wie Sie eine Signalintegritätssimulation mit dem Intel Arria 10 Geräte-Transceiver-IBIS-AMI-Modell im Intel® Advanced Link Analyzer durchführen können. Darüber hinaus behandelt dieses Video die Berichterstattung über Augendiagramme. |
7. Debugging
Werkzeuge
Intel Stratix 10 Geräte E-Tile Transceiver Debug-Tool
Das Debugging-Tool besteht aus zwei Untertools
- Mit dem Status-Tool können Sie PMA-Parameter lesen und zurücksetzen und in einer Datei protokollieren. Es ermöglicht Ihnen auch, Adaptationsfluss (interner/externer Loopback, anfängliche Anpassung), Lese- und Reset-Bitfehler durchzuführen.
- Mit dem Tuning-Tool können Sie den Transceiver mit PMA-Parameterkonfigurationen der Basislinie für 10 Gbit/s/28 Gbit/s/56 Gbit/s optimieren und mit benutzerdefinierten Parametern können Sie PMA-Parameter fegen und in einer Datei protokollieren. Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrem Intel Stratix 10 Geräte-E-Tile zu analysieren.
Intel Stratix 10 Gerät L-Tile/H-Tile Transceiver PHY Debug-Tool
Dieses Debugging-Tool besteht aus vier Untertools:
- Das Spannungswerkzeug ermöglicht es Ihnen, die Spannung am Empfängerdatenabtastungsknoten und Senderknoten zu messen.
- Mit dem Channel-Status-Tool können Sie überprüfen, ob der Status für Daten der Empfänger-Takt-Datenwiederherstellung (CDR), den Kalibrierungsstatus, den Loopback-Status und den PRBS-Generator-/Checker-Status gesperrt ist.
- Mithilfe des Adaptation-Status-Tools können Sie überprüfen, ob die konfigurierten registrierten Bits der Anpassung gegenüber den Einstellungen für das goldene Bit angezeigt werden – "Goldene Bits" sind die empfohlenen Biteinstellungen für ein bestimmtes Register
- Mit dem Eye-Debugging-Tool können Sie die Augenhöhe und/oder Augenbreite messen
Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrem Intel Stratix 10 Gerät L-Tile/H-Tile zu analysieren.
Intel Arria-10-Geräte-Transceiver-PHY – Fehlerbaumanalysator
Dieser interaktive Fehlerbaumanalysator bietet Richtlinien zur Fehlerbehebung von Problemen, die bei der Verwendung Intel Arria 10 Geräte-Transceiver-PHY auftreten können. Der Analyzer besteht aus drei Abschnitten:
- Natives PHY-Debugging
- Link-Tuning-Debugging
- Dynamisches Debugging der Neukonfiguration
Verwenden Sie diesen Fehlerbaumanalysator, um Transceiver-PHY-Probleme zu lösen und Ihr Design so effizient wie möglich auf den Markt zu bringen. Verwenden Sie es zusammen mit dem Intel Arria 10 Geräte-Transceiver-PHY-Debugging-Tool
10-Geräte-Transceiver-PHY-Debugging-Tool Intel Arria
Dieses Debugging-Tool besteht aus den gleichen vier Untertools wie die Intel Stratix-10-Version:
- Das Spannungswerkzeug ermöglicht es Ihnen, die Spannung am Empfängerdatenabtastungsknoten und Senderknoten zu messen.
- Mit dem Channel-Status-Tool können Sie überprüfen, ob der Status für Daten der Empfänger-Takt-Datenwiederherstellung (CDR), den Kalibrierungsstatus, den Loopback-Status und den PRBS-Generator-/Checker-Status gesperrt ist.
- Mithilfe des Adaptation-Status-Tools können Sie überprüfen, ob die konfigurierten registrierten Bits der Anpassung gegenüber den Einstellungen für das goldene Bit angezeigt werden – "Goldene Bits" sind die empfohlenen Biteinstellungen für ein bestimmtes Register
- Mit dem Eye-Debugging-Tool können Sie die Augenhöhe und/oder Augenbreite messen
Verwenden Sie dieses Tool, um den Zustand der Transceiver-Kanäle in Ihrem Intel Arria 10 Gerät zu analysieren.
Versionshinweise zu den Kernen des geistigen Eigentums (IP)
Intel® Quartus® Prime Design Suite Versionshinweise (Hinweis: Transceiver Native PHY IP Versionshinweise finden Sie jetzt in Intel® Quartus® Prime Design Suite Versionshinweisen)
Intel FPGA Gerät Errata
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
- Intel Arria 10 GX/GT Geräte-Errata und Designempfehlungen
- Intel Arria 10-SX-Geräteerrata und Designempfehlungen
Benutzerhandbücher
Lesen Sie das Kapitel über Debug-Funktionen in den folgenden Benutzerhandbüchern:
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
- Benutzerhandbuch für Intel Stratix 10 L- und H-Tile Transceiver PHY
- Benutzerhandbuch für E-Tile Transceiver PHY
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Knowledge-Base-Lösung
Mapping-Leitfaden für Transceiver-Register
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Weitere Ressourcen
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.