Ethernet-Support-Center

Willkommen im Ethernet IP Support Center!

Hier finden Sie Informationen zur Auswahl, Gestaltung und Implementierung von Ethernet-Verbindungen. Es gibt auch Richtlinien, wie Sie Ihr System hochfahren und die Ethernet-Verbindungen debuggen können. Diese Seite ist in Kategorien unterteilt, die von Anfang bis Ende an einem Ethernet-System-Designablauf ausgerichtet sind.

Genießen Sie Ihre Reise!

Auf den folgenden Seiten finden Sie Support-Ressourcen für Intel® Agilex™® Intel® Stratix® 10®, Intel® Arria® 10 und Intel® Cyclone® 10 Geräte. Für andere Geräte suchen Sie über die folgenden Links: Dokumentationsarchiv, Schulungskurse, Videos und Webcasts, Designbeispieleund Wissensdatenbank.

Erste Schritte

1. Geräte- und IP-Auswahl

Welche Intel® FPGA-Familie sollte ich verwenden?

In Tabelle 1 finden Sie Informationen zur Ethernet-IP-Core-Unterstützung (Intellectual Property) für Intel Agilex-, Intel Stratix 10-, Intel Arria 10- und Intel Cyclone 10-Geräte. Vergleichen Sie zwischen den vier Geräten, um das richtige Gerät für Ihre Ethernet-Subsystemimplementierung auszuwählen.

Tabelle 1: Geräte- und IP-Core-Unterstützung

Gerätefamilie

Kacheltyp (nur Intel® Agilex™ Gerät)

IP-Kern

Elektrische Schnittstelle

Korrektur von Weiterleitungsfehlern

1588 Präzisionszeitprotokoll

Auto Negotiation/ Link-Training

Intel® Agilex

E-Kachel

E-Tile Hard IP für Ethernet Intel FPGA IP Benutzerhandbuch (HTML | PDF-Datei)

E-Tile Hard IP für Ethernet Intel Agilex FPGA IP Design Beispiel Benutzerhandbuch

(HTML-| PDF-Datei)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

25GBASE-R Konsortium Link

10GBASE-KR 10GBASE-CR

Schilf Salomo (528, 514)

Reed Solomon (544, 514)

F-Kachel

Demnächst mit der öffentlichen Veröffentlichung von F-Tile

TBD

TBD

TBD

TBD

Gerätefamilie

Kacheltyp (nur Intel® Stratix® 10-Gerät)

IP-Kern

Elektrische Schnittstelle

Korrektur von Weiterleitungsfehlern

1588 Präzisionszeitprotokoll

Auto Negotiation/ Link-Training

Intel® Stratix® 10 GX/SX/MX/TX/DX

L-Tile und H-Tile

Triple Speed Ethernet Intel® FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

L-Tile und H-TIle

Niedrige Latenz Ethernet 10G MAC Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

L-Tile und H-Tile

10GBASE-R Intel FPGA IP
IP-Core-Benutzerhandbuch für L- und H-Kacheln anzeigen (HTML-| PDF-Datei)

L-Tile und H-Tile

10GBASE-KR PHY Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

L-Tile und H-Tile

1G / 2.5G / 5G / 10G Multi-Rate Ethernet PHY Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

L-Tile und H-Tile

40-Gbit/s Ethernet Intel FPGA IP mit niedriger Latenz
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

40G-BASIS-R4

Firecode FEC

H-Fliese

Intel® FPGA H-Tile Hard IP für Ethernet

IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

50G-BASIS-R2

100G-BASIS-R4

L-Tile und H-Tile

25G Ethernet Intel Stratix 10 FPGA IP

IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

25GBASE-SR

10GBASE-R

Schilf Salomo (528, 514)

L-Tile und H-Tile

100-Gbit/s Ethernet Intel FPGA IP mit niedriger Latenz
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

100G-BASIS-R4

Schilf Salomo (528, 514)

E-Kachel

E-Tile Hard IP für Ethernet Intel FPGA IP Benutzerhandbuch (HTML | PDF-Datei)

E-Tile Hard IP für Ethernet Intel Stratix 10 FPGA IP Design Beispiel Benutzerhandbuch

(HTML-| PDF-Datei)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

25GBASE-R Konsortium Link

10GBASE-KR 10GBASE-CR

Schilf Salomo (528, 514)

Reed Solomon (544, 514)

Gerätefamilie

IP-Kern

Elektrische Schnittstelle

Korrektur von Weiterleitungsfehlern

1588 Präzisionszeitprotokoll

Auto Negotiation/ Link-Training

Intel® Arria® 10 GX/GT/SX

Triple Speed Ethernet Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Niedrige Latenz Ethernet 10G MAC Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

10GBASE-R Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

XAUI PHY Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

1G/10GbE und 10GBASE-KR PHY Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

1G / 2.5G / 5G / 10G Multi-Rate Ethernet PHY Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

Niedrige Latenz 40 Gbps Ethernet Intel FPGA IP

IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

40G-BASIS-R4

Firecode FEC

Niedrige Latenz 100 Gbps Ethernet Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

100G-BASE-R10 100G-BASE-R4

Schilf Salomo (528, 514)

25 Gbit/s Ethernet Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

25G-BASIS-R1

Schilf Salomo (528, 514)

50 Gbit/s Ethernet Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)
Designbeispiel-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

50G-BASIS-R2

Gerätefamilie

IP-Kern

Elektrische Schnittstelle

Korrektur von Weiterleitungsfehlern

1588 Präzisionszeitprotokoll

Auto Negotiation/ Link-Training

Intel® Cyclone® 10 LP/GX

Triple Speed Ethernet Intel FPGA IP
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Niedrige Latenz Ethernet 10G MAC Intel FPGA IP

(Nur Intel Cyclone® 10 GX)
IP Core-Benutzerhandbuch anzeigen (HTML-| PDF-Datei)

10GBASE-R

Bitte lesen Sie die jeweiligen Benutzerhandbücher, um zu verstehen und herauszufinden, ob sich die verschiedenen in der obigen Tabelle aufgeführten Funktionen gegenseitig ausschließen. Beispiel: Intel FPGA IP für Low Latency 100 Gbps Ethernet (für Intel Arria 10 Geräte) erlaubt es Ihnen nicht, RS-FEC und 1588 PTP gleichzeitig zu aktivieren.

2. Design-Flow und IP-Integration

Wo finde ich Informationen zur IP-Integration?

Weitere Informationen finden Sie im Abschnitt Erste Schritte des ausgewählten IP Core-Benutzerhandbuchs. Weitere Informationen finden Sie auch in den folgenden Dokumenten:

Intel Arria 10 Geräte

  • AN 735: Intel® FPGA Low Latency Ethernet 10G MAC IP Core Migration Guidelines(HTML | PDF-Datei)
  • AN 795: Implementierung von Richtlinien für das 10G-Ethernet-Subsystem mit niedrigem Latenz-10G-MAC-IP-Kern in Arria® 10-Geräten (HTML-| PDF-Datei)
  • AN 808: Migrating Guidelines from Intel Arria® 10 to Intel Stratix® 10 for 10G Ethernet Subsystem (HTML | PDF-Datei)

Intel Stratix 10 Geräte

Intel Agilex Geräte

  • Intel Agilex Universal I/O und LVDS SERDES Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Agilex Konfigurations-Benutzerhandbuch (HTML-| PDF-Datei)

Welchen Ethernet IP Core sollte ich verwenden?

Intel® FPGA IP für Ethernet

Das Intel FPGA IP for Ethernet-Portfolio enthält verschiedene IP-Typen zur Unterstützung von Datenraten von 10 Mbit/s bis 100 Gbit/s. Ethernet-IP-Lösungen umfassen den Media Access Controller und den PHY IP-Core, der sowohl den Physical Medium Attachment (PMA) als auch den Physical Coding Sublayer (PCS) umfasst. Weitere Informationen finden Sie in den folgenden Benutzerhandbüchern:

Intel Agilex Geräte

Intel Stratix 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 1G/2.5G/5G/10G Multi-Rate Ethernet PHY IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 10GBASE-KR PHY IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 Low Latency 40-Gbps Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 E-Tile Hard IP für Ethernet Intel FPGA IP Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 E-Tile Transceiver PHY Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 H-Tile Hard IP für Ethernet Intel FPGA IP Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 L- und H-Tile Transceiver PHY Benutzerhandbuch (HTML | PDF-Datei)
  • Intel Stratix 10 Device Datenblatt (HTML | PDF-Datei)
  • Intel E-Tile Channel Placement Tool HERUNTERLADEN

Intel Arria 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • 25 Gbps Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • 50 Gbps Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • 40-Gbit/s-Ethernet-IP-Core-Benutzerhandbuch mit niedriger Latenz (HTML-| PDF-Datei)
  • 100-Gbit/s-Ethernet-IP-Core-Benutzerhandbuch mit niedriger Latenz (HTML-| PDF-Datei)
  • Low Latency 40- und 100-Gbps Ethernet MAC und PHY MegaCore Funktion Benutzerhandbuch (HTML | PDF-Datei)

Intel Cyclone 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Benutzerhandbuch (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch (HTML | PDF-Datei)

3. Board-Design und Power-Management

Richtlinien für pin-Verbindungen

Intel Cyclone 10 Geräte

  • Richtlinien für die PIN-Verbindung der Intel Cyclone 10 GX Gerätefamilie(HTML-| PDF-Datei)

Intel Arria 10 Geräte

  • Richtlinien für die Pin-Verbindung von Intel Arria 10 GX-, GT- und SX-Gerätefamilien(HTML-| PDF-Datei)

Intel Stratix 10 Geräte

Intel Agilex Geräte

  • Richtlinien für die Pin-Verbindung der Intel Agilex Gerätefamilie(HTML-| PDF-Datei)

Richtlinien für das Board-Design

  • Board-Layout-Test
  • AN 114: Board Design Guidelines for Intel® Programmable Device Packages (HTML | PDF-Datei)
  • AN 766: Intel Stratix 10 Devices, High-Speed Signal Interface Layout Design Guideline (HTML | PDF-Datei)
  • AN 613: PCB Stackup Design Considerations for Intel FPGAs (HTML | PDF-Datei)
  • AN 875: Intel Stratix 10 E-Tile PCB Design Guidelines (HTML | PDF-Datei)
  • AN 886: Intel Agilex Device Design Guidelines (HTML | PDF-Datei)
  • Intel Agilex Power Management Benutzerhandbuch (HTML | PDF-Datei)
  • Designrichtlinien für die Signalintegrität der seriellen Hochgeschwindigkeitsschnittstelle intel Agilex Gerätefamilie(HTML-| PDF-Datei)
  • AN 910: Intel Agilex Power Distribution Network Design Guidelines(HTML-| PDF-Datei)

Früher Leistungsschätzer

Richtlinien für thermische Leistung

Richtlinien für die Leistungssequenzierung

  • AN 692: Überlegungen zur Leistungssequenzierung für Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 und Intel® Agilex™ Geräte (HTML | PDF-Datei)

4. Designbeispiele und Referenzdesigns

Designbeispiele und Referenzdesigns

Intel Arria 10 Geräte

Intel Stratix 10 Geräte

  • Ethernet mit dreifacher Geschwindigkeit
  • AN830: Intel FPGA Triple Speed Ethernet und On Board PHY Chip Referenzdesign(HTML | PDF-Datei)
  • 1G/2,5G Ethernet
  • 1G/2.5G Ethernet DesignBeispiel für Intel Stratix 10
  • 10G Ethernet
  • Intel FPGA IP für Low Latency Ethernet 10G MAC Design Beispiel Benutzerhandbuch (HTML | PDF-Datei)
  • 40G Ethernet
  • Intel FPGA IP für Low Latency 40-Gbps Ethernet Design Beispiel Benutzerhandbuch (HTML | PDF-Datei)
  • Intel FPGA H-Tile Hard IP für Ethernet
  • Designbeispiel Benutzerhandbuch (HTML | PDF-Datei)
  • 100G Ethernet
  • Intel FPGA IP für Low Latency 100-Gbps Ethernet Design Beispiel Benutzerhandbuch (HTML | PDF-Datei)
  • E-Tile Hard IP für Ethernet Intel Stratix 10
  • FPGA-IP-Design-Beispiel-Benutzerhandbuch (HTML-| PDF-Datei)

Intel Agilex Geräte

  • E-Tile Hard IP für Ethernet Intel Agilex Geräte
  • FPGA-IP-Design-Beispiel-Benutzerhandbuch (HTML-| PDF-Datei)

5. Schulungen und Videos

Ausbildungslehrgänge

Ethernet-Schulungen

Videos

Titel

Beschreibung

Funktionsweise der Intel FPGA 1588 Systemlösung im unterschiedlichen Taktmodus

Erfahren Sie mehr über Intels neues Referenzdesign auf 1588-Systemebene, das sowohl die Intel FPGA IP für 10G Ethernet MAC mit 10G BaseR PHY als auch Software verwendet, die den PTP-Stack LinuxPTPv1.5, einen Preloader, einen 10 Gbps Ethernet MAC-Treiber und einen PTP-Treiber umfasst.

Debug-Techniken für ein Intel FPGA Nios® II Ethernet-Design - Teil 1

Erfahren Sie mehr über Debugging-Techniken für Ethernet- oder Nios II-Prozessordesigns.

Debug-Techniken für ein Intel FPGA Nios II Ethernet-Design - Teil 2

Erfahren Sie mehr über Debugging-Techniken für Ethernet- oder Nios II-Prozessordesigns.

So debuggen Sie Intel FPGA Triple Speed Ethernet Auto Negotiation Problem

Erfahren Sie, wie Sie auto negotiation für die Synchronisierung von Ethernet-Peripheriegeräten verwenden.

Debuggen des TSE-Auto-Negotiation-Problems

Erfahren Sie, wie Sie Probleme mit der Ethernet-Link-Synchronisierung mit dreifacher Geschwindigkeit debuggen.

So migrieren Sie Intel FPGA Triple Speed Ethernet zu Arria 10 Geräten in Quartus® Software

Erfahren Sie, wie Sie IP-Cores am Beispiel des Intel FPGA IP für Triple-Speed-Ethernet auf die Intel Arria 10 FPGA-Familie migrieren.

Migration von älteren 10G Ethernet MAC IP auf die neue 10G Ethernet MAC IP mit niedriger Latenz

Erfahren Sie mehr über den Intel FPGA IP für Low Latency 10G Ethernet MAC und wie Sie von der älteren Intel FPGA IP für 10G Ethernet MAC migrieren.

Netzwerkfunktionen unter der UEFI-Shell

Erfahren Sie, wie Sie die Ethernet-Funktionen unter der UEFI-Shell nach dem Booten in die DXE-Phase verwenden.

Skalierbare 10G MAC + 1G/10G PHY mit 1588 Design Beispiel Hardware Demo

Sehen Sie sich eine Demonstration auf dem Intel FPGA IP für 10G Ethernet MAC und dem Intel® FPGA IP für 1G/10G PHY mit der IEEE 1588-Funktion an. Erfahren Sie, wie Sie den Designhardwaretest durchführen und das Hardware-TCL-Skript ändern, um den Zweck des Tests anzugeben.

Intel 2.5G Ethernet-IP

Sehen Sie sich das 2.5G Ethernet IP Chalk Talk Video an

Weitere Videos

6. Debuggen

Werkzeuge

Intel Stratix 10 Device Ethernet Link Inspektor

Ethernet Link Inspector besteht aus zwei Unterwerkzeugen:

  1. Link Monitor - Ermöglicht die kontinuierliche Überwachung des Zustands von Ethernet-Verbindungen zwischen dem Intel Stratix 10-Gerät und dem Verbindungspartner. Einige der wichtigsten Funktionen, die Sie überwachen können, sind: Zusammenfassung des Linkstatus (CDR-Sperre, wiederhergestellte RX-Frequenz, Spurausrichtungssperre usw.). MAC-Paketstatistiken, FEC-Statistiken usw.
  2. Link-Analyse - Ermöglicht Ihnen Transparenz in der Link-Bring-Up-Sequenz (wie Auto-Negotiation, Link Training usw.) oder einem anderen Ereignis, das in der Signal Tap Logic Analyzer-Datei erfasst wird. Konfigurieren und erfassen Sie die Signal Tap Logic Analyzer-Datei für ein bestimmtes Ereignis und verwenden Sie dann link analysis, um das erfasste Ereignis zu importieren und das Intel Stratix 10-Verhalten während dieser Ereignisdauer zu untersuchen.

Informationen zum Zugriff auf Ethernet Link Inspector für eine bestimmte Intel® Quartus® Softwareversion finden Sie in der folgenden Tabelle.

  • Informationen zum Verwendungsmodell für IP- und Geräteunterstützung finden Sie im Abschnitt "1.2 Unterstützte IP-Kerne und -Geräte" im entsprechenden Ethernet Link Inspector-Benutzerhandbuch.

Tool-Dateien

Intel Quartus Software-Version

Benutzerhandbuch

Intel Stratix 10 Ethernet Link Inspector STP-Paket für Intel Quartus Prime 19.1 Pro (dieses Tool ist in Quartus 19.1+ integriert)

Intel Quartus Software 19.1 und höher (L-, H- und E-Kacheln)

Intel Stratix 10 Ethernet Link Inspector Benutzerhandbuch für Quartus Prime 19.1 Pro

Ethernet Link Inspector-Paket v4.1

Intel Quartus Software 18.0 bis 18.1.2 (L-, H- und E-Kacheln)

Ethernet Link Inspector Benutzerhandbuch v4.1 für Intel Stratix 10 Geräte

Ethernet Link Inspector-Paket v1.1

Intel Quartus Software 17.1 und früher (L- und H-Kacheln)

Ethernet Link Inspector Benutzerhandbuch v1.1 für Intel Stratix 10 Geräte

Versionshinweise zu Intellectual Property (IP) Core

Intel Cyclone 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Versionshinweise (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Versionshinweise(HTML | PDF-Datei)

Intel Arria 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Versionshinweise (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Versionshinweise(HTML | PDF-Datei)
  • 1G/10G und Backplane Ethernet 10GBASE-KR PHY Versionshinweise (HTML | PDF-Datei)
  • 1G/2.5G/5G/10G Multi-Rate Ethernet PHY IP Core Versionshinweise(HTML | PDF-Datei)
  • 25G Ethernet IP Core Versionshinweise(HTML | PDF-Datei)
  • 40Gbps Ethernet IP Core – Versionshinweise mit niedriger Latenz(HTML-| PDF-Datei)
  • 100-Gbps Ethernet IP Core – Versionshinweise mit niedriger Latenz(HTML-| PDF-Datei)

Intel Stratix 10 Geräte

  • Intel FPGA Triple Speed Ethernet IP Core Versionshinweise (HTML | PDF-Datei)
  • Intel FPGA Low Latency Ethernet 10G MAC IP Core Versionshinweise(HTML | PDF-Datei)
  • Intel Stratix 10 10GBASE-KR PHY Versionshinweise (HTML | PDF-Datei)
  • Intel Stratix 10 H-Tile Hard IP für Ethernet IP Core – Versionshinweise (HTML | PDF-Datei)
  • Intel Stratix 10 Low Latency 40-Gbps Ethernet IP Core – Versionshinweise (HTML | PDF-Datei)
  • Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Core Versionshinweise(HTML | PDF-Datei)
  • Intel Stratix 10 E-Tile Hard IP für Ethernet Intel FPGA IP Versionshinweise (HTML | PDF-Datei)

Intel Agilex Geräte

  • Intel Agilex E-Tile Hard IP für Ethernet Intel FPGA IP Versionshinweise (HTML | PDF-Datei)

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.