Ethernet-Supportcenter

Im Ethernet IP Support Center finden Sie Informationen zur Auswahl, zum Entwurf und zur Implementierung von Ethernet-Verbindungen. Es gibt auch Richtlinien zum Starten Ihres Systems und zum Debuggen der Ethernet-Verbindungen. Diese Seite ist in Kategorien unterteilt, die sich von Anfang bis Ende an den Designablauf eines Ethernet-Systems anpassen.

Support-Ressourcen für Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10 Geräte finden Sie auf den folgenden Seiten. Suchen Sie für andere Geräte über die folgenden Links: FPGA Dokumentationsindex, Schulungskurse, Kurzvideos, Designbeispiele und Wissensdatenbank.

Erste Schritte

Designrichtlinien für die Signalintegrität der Hochgeschwindigkeitsschnittstelle der Intel Agilex® 7 Gerätefamilie

Arbeitsblatt zur Überprüfung des Intel Agilex 7 Geräteschemas

1. Geräte- und IP-Auswahl

Welche Intel® FPGA Familie soll ich verwenden?

Siehe Tabelle 1, um zu verstehen, wie Ethernet Intellectual Property (IP) Core für die Unterstützung von Intel Agilex-, Intel Stratix 10-, Intel Arria 10- und Intel Cyclone 10-Geräten unterstützt wird. Vergleichen Sie die vier Geräte, um das richtige Gerät für die Implementierung Ihres Ethernet-Subsystems auszuwählen.

Bitte lesen Sie die jeweiligen Benutzerhandbücher, um zu verstehen und herauszufinden, ob sich die verschiedenen in der obigen Tabelle aufgeführten Funktionen gegenseitig ausschließen. Beispiel: Intel FPGA IP für Low Latency 100 Gbps Ethernet (für Intel Arria 10 Geräte) können Sie RS-FEC und 1588 PTP nicht gleichzeitig aktivieren.

2. Designablauf und IP-Integration

Wo finde ich Informationen zur IP-Integration?

Weitere Informationen finden Sie im Abschnitt "Erste Schritte" des von Ihnen gewählten IP Core-Benutzerhandbuchs. Weitere Informationen finden Sie auch in den folgenden Dokumenten:

Intel Arria 10 Geräte

• AN 735: Intel® FPGA Low Latency Ethernet 10G MAC IP Core Migrationsrichtlinien
• AN 795: Implementierung von Richtlinien für ein 10G-Ethernet-Subsystem mit 10G-MAC-IP-Core mit niedriger Latenz in Arria® 10-Geräten
• AN 808: Richtlinien für die Migration von Intel Arria® 10 zu Intel Stratix® 10 für 10G-Ethernet-Subsysteme

Intel Stratix 10 Geräte

• AN 778: Verwendung mit Intel Stratix 10 Transceivern

Intel Agilex Geräte

• Intel Agilex® 7 Benutzerhandbuch für Allzweck-I/O der F-und I-Reihen
• Benutzerhandbuch für die Intel Agilex® 7 Konfiguration

Welchen Ethernet-IP-Core soll ich verwenden?

Intel® FPGA IP für Ethernet

Das Intel FPGA IP for Ethernet-Portfolio umfasst verschiedene IP-Typen zur Unterstützung von Datenraten von 10 Mbit/s bis 100 Gbit/s. Ethernet-IP-Lösungen umfassen den Media Access Controller und den PHY IP Core, der sowohl den Physical Medium Attachment (PMA) als auch den Physical Coding Sublayer (PCS) umfasst. Weitere Informationen finden Sie in den folgenden Benutzerhandbüchern:

Intel Agilex Geräte

• Intel® E-Tile Hard IP for Ethernet Intel FPGA IP – Benutzerhandbuch
• Intel E-Tile Transceiver PHY Benutzerhandbuch
• Intel E-Tile Channel Placement Tool
• Datenblatt Intel Agilex® 7 Geräts

Intel Stratix 10 Geräte

• Intel FPGA Triple Speed Ethernet IP Core – Benutzerhandbuch
• Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch
• Intel Stratix 10 1G/2.5G/5G/10G Multi-Rate Ethernet PHY IP Core Benutzerhandbuch
• Intel Stratix 10 10GBASE-KR PHY IP Core Benutzerhandbuch
• Intel Stratix 10 Low Latency 40-Gbps Ethernet IP Kern Benutzerhandbuch
• Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Kern Benutzerhandbuch
• Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Anleitung
• Intel Stratix 10 E-Tile Transceiver PHY Benutzerhandbuch
• Intel Stratix 10 H-Tile Hard IP for Ethernet Intel FPGA IP Anleitung
• Intel Stratix 10 L- und H-Tile Transceiver PHY Benutzerhandbuch
• Datenblatt für Intel Stratix 10 Gerät
• Intel E-Tile Channel Placement Tool

Intel Arria 10 Geräte

• Intel FPGA Triple Speed Ethernet IP Core – Benutzerhandbuch
• Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch
• 25 Gbps Ethernet IP Core Benutzerhandbuch
• 50 Gbps Ethernet IP Core Benutzerhandbuch
• 40 Gbit/s Ethernet IP Kern Anleitung mit niedriger Latenz
• Low Latency 100 Gbps Ethernet IP Core Benutzerhandbuch
• 40- und 100-Gbit/s-Ethernet-MAC und PHY MegaCore-Funktion Anleitung mit geringer Latenz

Intel Cyclone 10 Geräte

• Intel FPGA Triple Speed Ethernet IP Core – Benutzerhandbuch
• Intel FPGA Low Latency Ethernet 10G MAC IP Core Benutzerhandbuch

3. Board-Design und Energiemanagement

Richtlinien für Pin-Verbindungen

Intel Cyclone 10 Geräte

• Pin-Anschlussplan für die Intel Cyclone 10 GX Gerätefamilie

Intel Arria 10 Geräte

• Pin-Anschlussrichtlinien für Intel Arria GX, GT und SX Gerätefamilie

Intel Stratix 10 Geräte

• Intel Stratix Pin-Anschlussrichtlinien für 10 GX, MX, TX, DX und SX Gerätefamilie

Intel Agilex Geräte

• Pin-Anschlussrichtlinien für Intel Agilex® 7 Gerätefamilie

Schematische Überprüfung

Intel Cyclone 10 Geräte

• Intel Cyclone 10 GX Arbeitsblatt zur Überprüfung des Schaltplans

Intel Arria 10 Geräte

• Intel Arria 10 GX, GT und SX Arbeitsblatt zur Überprüfung des Schaltplans

Intel Stratix 10 Geräte

• Intel Stratix 10 GX, MX, TX und SX Arbeitsblatt zur Überprüfung des Schaltplans

Intel Agilex Geräte

• Arbeitsblatt zur Überprüfung des Intel Agilex Geräteschemas

Richtlinien für Mainboard-Design

• Board-Layout-Test
• AN 114: Richtlinien für das Board-Design für programmierbare Gerätepakete von Intel®
  
• AN 766: Intel Stratix 10 Geräte, Design-Richtlinie für das Hochgeschwindigkeits-Signalschnittstellenlayout
• AN 613: Designüberlegungen zu PCB Stackup für Intel FPGAs
• AN 875: Designrichtlinien für Intel Stratix 10 E-Tile-Leiterplatten
• AN 886: Designrichtlinien für Intel Agilex® 7 Bauelemente
• Benutzerhandbuch für die Intel Agilex® 7 Energieverwaltung
• Designrichtlinien für die Signalintegrität der Hochgeschwindigkeitsschnittstelle der Intel Agilex® 7 Gerätefamilie
• AN 910: Designrichtlinien für Intel Agilex® 7 Stromverteilungsnetze

Frühe Leistungsabschätzung

• Early Power Estimator (EPE) und Power Analyzer
• AN 750: Verwendung des Intel FPGA PDN-Tools zur Optimierung des Designs Ihres Stromversorgungsnetzes
• Gerätespezifisches Power Deliver Network (PDN) Tool 2.0 Benutzerhandbuch

Richtlinien für die thermische Leistung

• AN 787: Intel Stratix 10 Wärmemodellierung und -management

Richtlinien für die Leistungssequenzierung

• AN 692: Überlegungen zur Leistungssequenzierung für Intel® Cyclone® 10 GX-, Intel® Arria® 10-, Intel® Stratix® 10- und Intel Agilex® 7-Geräte

4. Designbeispiele und Referenzdesigns

Intel Arria 10 Geräte

• Triple-Speed-Ethernet
• AN647: Single-Port Triple Speed Ethernet und On-Board PHY Chip Referenzdesign
• AN-744: Skalierbares Triple Speed Ethernet Referenzdesign für Intel Arria 10 Geräte
• Intel Arria 10 Triple Speed Ethernet und natives PHY Designbeispiel
• Intel Arria 10 Triple Speed Ethernet mit IEEE 1588v2 und nativem PHY Designbeispiel
• 10G-Ethernet
• AN 699: Verwenden des Intel® FPGA Ethernet Design Toolkit
• AN794: Intel Arria 10 Low Latency Ethernet 10G MAC und XAUI PHY Referenzdesign
• AN 701: Skalierbares Ethernet 10G MAC mit niedriger Latenz unter Verwendung von Intel Arria 10 1G/10G PHY
• AN 838: Interoperabilität zwischen Intel Arria 10 NBASE-T-Ethernet-Lösung mit Aquantia Ethernet PHY Referenzdesign
• Intel Arria 10 SoC Skalierbares Multi-Speed 10M-10G Ethernet Designbeispiel
• Intel Arria 10 skalierbares 10G Ethernet MAC + Native PHY mit IEEE 1588v2 Designbeispiel

Intel Stratix 10 Geräte

• Triple-Speed-Ethernet
• AN830: Intel FPGA Triple Speed Ethernet und integriertes PHY Chip Referenzdesign
• 1G/2,5G Ethernet
• 1G/2.5G Ethernet Designbeispiel für Intel Stratix 10
• 10G-Ethernet
• Intel FPGA IP für Low Latency Ethernet 10G MAC Designbeispiel Benutzerhandbuch
• 40G-Ethernet
• Intel FPGA IP für Low Latency 40-Gbps Ethernet Designbeispiel Benutzerhandbuch
• Intel FPGA H-Tile Hard IP für Ethernet
• Designbeispiel Benutzerhandbuch
• 100G Ethernet
• Intel FPGA IP für Low Latency 100-Gbps Ethernet Designbeispiel Benutzerhandbuch
• E-Tile Hard IP für Ethernet Intel Stratix 10
• FPGA IP Designbeispiel Benutzerhandbuch

Intel Agilex 7 Geräte

• E-Tile Hard IP für Ethernet-Intel Agilex-Geräte
  • FPGA IP Designbeispiel Benutzerhandbuch
• Triple-Speed Ethernet IP
• F-Tile Triple-Speed Ethernet Intel® FPGA IP Designbeispiel Benutzerhandbuch
• 10G Ethernet IP
  • F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP Designbeispiel Benutzerhandbuch
• 25G Ethernet IP
  • F-Tile 25G Ethernet Intel® FPGA IP Designbeispiel Benutzerhandbuch
• F-Tile Ethernet Hard IP
  • F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel Benutzerhandbuch
  • F-Tile Dynamische Rekonfiguration Designbeispiel Benutzerhandbuch

Zusätzliche Ressourcen

• Richtlinien für den zeitlichen Abschluss
• Partielle Neukonfiguration
• Remote-Systemupdate
• Remote-System-Debugging
• Intel FPGA Wiki

5. Debuggen

Werkzeuge

Intel Stratix 10 Geräte Ethernet Link Inspector

Ethernet Link Inspector besteht aus zwei Unter-Tools:

1. Link-Monitor – Ermöglicht die kontinuierliche Überwachung des Zustands der Ethernet-Verbindung(en) zwischen Intel Stratix 10-Gerät und dem Verbindungspartner. Einige der wichtigsten Funktionen, die Sie überwachen können, sind: Zusammenfassung des Verbindungsstatus (CDR-Sperre, RX-Wiederherstellungsfrequenz, Spurausrichtungssperre usw.). MAC-Paketstatistiken, FEC-Statistiken usw.
2. Link-Analyse - Ermöglicht Ihnen Transparenz in der Link-Aufrufsequenz (wie Auto-Negotiation, Link Training usw.) oder jedem anderen Ereignis, das in der Signal Tap Logic Analyzer-Datei aufgezeichnet wird. Konfigurieren und erfassen Sie die Signal Tap Logic Analyzer-Datei für ein bestimmtes Ereignis und verwenden Sie dann die Link-Analyse, um das erfasste Ereignis zu importieren und das Verhalten von Intel Stratix 10 während dieser Ereignisdauer zu untersuchen.
   

Um auf Ethernet Link Inspector für eine bestimmte Intel® Quartus®Softwareversion zuzugreifen, beziehen Sie sich bitte auf die folgende Tabelle.

• Informationen zum Modell der IP- und Geräteunterstützung finden Sie im Abschnitt "1.2 Unterstützte IP-Kerne und -Geräte" im entsprechenden Ethernet Link Inspector-Benutzerhandbuch.

Intellectual Property (IP) Core – Versionshinweise

Intel Cyclone 10 Geräte

• Versionshinweise für Intel FPGA Triple Speed Ethernet IP Core
• Intel FPGA Low Latency Ethernet 10G MAC IP Core – Versionshinweise

Intel Arria 10 Geräte

• Versionshinweise für Intel FPGA Triple Speed Ethernet IP Core
• Intel FPGA Low Latency Ethernet 10G MAC IP Core – Versionshinweise
• 1G/10G und Backplane Ethernet 10GBASE-KR PHY Versionshinweise
• 1G/2.5G/5G/10G Multi-Rate Ethernet PHY IP Core Versionshinweise
• Versionshinweise für 25G Ethernet IP Core
• Versionshinweise für 40 Gbit/s Ethernet IP Core mit geringer Latenz
• Versionshinweise für 100-Gbit/s-Ethernet-IP-Kern mit geringer Latenz

Intel Stratix 10 Geräte

• Versionshinweise für Intel FPGA Triple Speed Ethernet IP Core
• Intel FPGA Low Latency Ethernet 10G MAC IP Core – Versionshinweise
• Intel Stratix 10 10GBASE-KR PHY Versionshinweise
• Versionshinweise für Intel Stratix 10 H-Tile Hard IP for Ethernet IP Core
• Versionshinweise für Intel Stratix 10 Ethernet IP Core mit niedriger Latenz und 40 Gbit/s
• Versionshinweise für Intel Stratix 100-Gbit/s-Ethernet-IP-Kern mit geringer Latenz
• Versionshinweise für Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP

Intel Agilex Geräte

• Versionshinweise für E-Tile Hard IP for Ethernet

Leitfäden zur Fehlerbaumanalyse

• Leitfaden zur Fehlerbaumanalyse für das Problem der 10G-MAC-Datenbeschädigung mit niedriger Latenz

Wissensdatenbank-Lösungen

Intel Cyclone 10 Geräte

• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Triple Speed Ethernet)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Low Latency Ethernet 10G MAC)

Intel Arria 10 Geräte

• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Triple-Speed Ethernet)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Low Latency Ethernet 10G MAC)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach 1G/10G und Backplane Ethernet 10GBASE-KR PHY)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach 1G/2.5G/5G/10G Ethernet Multi-Rate PHY)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach 25G Ethernet)
• Wissensdatenbank durchsuchen (Intel FPGA IP für Low Latency 40 Gbps Ethernet)
• Wissensdatenbank durchsuchen (Intel FPGA IP für Low Latency 100 Gbps Ethernet)

Intel Stratix 10 Geräte

• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Triple Speed Ethernet)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Low Latency Ethernet 10G MAC)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach 1G/2.5G/5G/10G Ethernet Multi-Rate PHY)
• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach 25G Ethernet)
• Wissensdatenbank durchsuchen (Intel FPGA IP für Low Latency 40 Gbps Ethernet)
• Wissensdatenbank durchsuchen (Intel FPGA IP für Low Latency 100 Gbps Ethernet)

Intel Agilex Geräte

• Durchsuchen Sie die Wissensdatenbank (Intel FPGA IP nach Intel Agilex® FPGAs- und SoC-FPGAs)

Intel® FPGA Technical Training

• Technische Schulungen – Katalog

6. Schulungen und Videos