Ethernet-Support-Center

Das Ethernet IP Support Center bietet Informationen zur Auswahl, Entwicklung und Implementierung von Ethernet-Links. Es gibt auch Richtlinien, wie Sie Ihr System aktivieren und die Ethernet-Links debuggen können. Diese Seite ist in Kategorien aufgeteilt, die sich vom Anfang bis zum Ende an einem Ethernet-Systemdesign-Fluss ausrichten.

Auf den folgenden Seiten finden Sie Support-Ressourcen für Geräte der Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10 . Suchen Sie nach anderen Geräten über die folgenden Links: FPGA Dokumentationsindex, Schulungskurse, Schnellvideos, Designbeispiele und Wissensdatenbank.

Erste Schritte

® Intel Agilex-7-Gerätereihe – Richtlinien für das Design der seriellen Schnittstellen-Hochgeschwindigkeits-Signalintegrität

Arbeitsblatt für Intel Agilex 7 Geräteschaltplan

1. Geräte- und IP-Auswahl

Welche Intel® FPGA Sollte ich verwenden?

In Tabelle 1 erfahren Sie mehr über die Unterstützung des geistigen Eigentums (IP) des Ethernet-Kerns für Intel Agilex, Intel Stratix 10, Intel Arria 10 und Intel Cyclone 10 Geräte. Vergleichen Sie zwischen den vier Geräten, um das richtige Gerät für Ihre Ethernet-Subsystem-Implementierung zu wählen.

In den jeweiligen Benutzerhandbüchern erfahren Sie, ob die verschiedenen in der Tabelle aufgeführten Funktionen sich gegenseitig ausschließen. Beispiel: Intel FPGA IP für 100-Gbit/s-Ethernet mit geringer Latenz (für Intel Arria 10 Geräte) ermöglicht es Ihnen nicht, rs-FEC und 1588 PTP gleichzeitig zu aktivieren.

2. Design-Flow und IP-Integration

Wo finde ich Informationen zur IP-Integration?

Weitere Informationen finden Sie im Abschnitt Erste Schritte in Ihrem gewählten Benutzerhandbuch für IP-Kerne. Weitere Informationen finden Sie in den folgenden Dokumenten:

Intel Arria 10 Geräte

• AN 735: Intel® FPGA Ethernet 10G MAC IP Core Migrationsrichtlinien für Ethernet mit geringer Latenz
• AN 795: Implementierung von Richtlinien für 10G Ethernet Subsystem mit geringer Latenz von 10 G MAC IP Core in Arria® 10 Geräten
• AN 808: Migration von Richtlinien von Intel Arria® 10 auf Intel Stratix® 10 für 10G-Ethernet-Subsysteme

Intel Stratix 10 Geräte

• AN 778: Intel Stratix 10 Transceiver-Nutzung

geräte Intel Agilex

• ® Intel Agilex 7 F- und I-Reihe – Allgemeine I/O-Benutzerhandbuch
• Benutzerhandbuch für® die Konfiguration Intel Agilex 7

Welchen Ethernet-IP-Kern sollte ich verwenden?

Intel® FPGA IP für Ethernet

Das Intel FPGA IP für Ethernet umfasst verschiedene IP-Typen zur Unterstützung von Datenraten von 10 Mbit/s bis 100 Gbit/s. Ethernet-IP-Lösungen umfassen sowohl den Media Access Controller und den PHY-IP-Kern, der sowohl die physische Medium Attachment (PMA) als auch die Physical Coding Sublayer (PCS) umfasst. Weitere Informationen finden Sie in den folgenden Benutzerhandbüchern:

geräte Intel Agilex

• Intel® E-Tile Hard IP für Ethernet Intel FPGA IP Benutzerhandbuch
• Intel E-Tile Transceiver PHY Benutzerhandbuch
• Intel E-Tile Channel Placement Tool
• ® datenblatt für Intel Agilex 7 Geräte

Intel Stratix 10 Geräte

• Benutzerhandbuch für Intel FPGA-Ethernet-IP-Core-Dreifachgeschwindigkeit
• Benutzerhandbuch für Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz
• Intel Stratix 10 1G/2,5G/5G/10G Multi-Rate Ethernet PHY IP Core Benutzerhandbuch
• Intel Stratix 10 10GBASE-KR PHY IP Core Benutzerhandbuch
• Intel Stratix 40-Gbit/s Ethernet-IP-Core-Benutzerhandbuch mit 10 geringer Latenz
• Benutzerhandbuch für Intel Stratix 10 Ethernet-IP-Cores (10-Gbit/s) mit geringer Latenz
• Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Benutzerhandbuch
• Benutzerhandbuch für Intel Stratix 10 E-Tile Transceiver PHY
• Intel Stratix 10 H-Tile Hard IP for Ethernet Intel FPGA IP Benutzerhandbuch
• Benutzerhandbuch für die 10-L- und H-Tile Transceiver PHY Intel Stratix
• Datenblatt für Intel Stratix 10 Geräte
• Intel E-Tile Channel Placement Tool

Intel Arria 10 Geräte

• Benutzerhandbuch für Intel FPGA-Ethernet-IP-Core-Dreifachgeschwindigkeit
• Benutzerhandbuch für Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz
• 25-Gbit/s Ethernet IP Core Benutzerhandbuch
• 50-Gbit/s Ethernet IP Core Benutzerhandbuch
• Benutzerhandbuch für Ethernet-IP-Cores mit 40 Gbit/s geringer Latenz
• Benutzerhandbuch für Ethernet-IP-Cores mit 100 Gbit/s geringer Latenz
• Benutzerhandbuch für die 40- und 100-Gbit/s Ethernet MAC- und PHY MegaCore-Funktion mit geringer Latenz

Intel Cyclone 10 Geräte

• Benutzerhandbuch für Intel FPGA-Ethernet-IP-Core-Dreifachgeschwindigkeit
• Benutzerhandbuch für Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz

3. Mainboarddesign und Energieverwaltung

Richtlinien für die Pin-Verbindung

Intel Cyclone 10 Geräte

• Intel Cyclone 10 GX Gerätefamilie Pin-Verbindungsrichtlinien

Intel Arria 10 Geräte

• Intel Arria 10-GX-, GT- und SX-Gerätefamilien-Pin-Verbindungsrichtlinien

Intel Stratix 10 Geräte

• Intel Stratix 10-GX-, MX-, TX-, DX- und SX-Gerätefamilien-Pin-Verbindungsrichtlinien

geräte Intel Agilex

• Richtlinien für® die Pin-Verbindung für Intel Agilex 7 Geräte

Schemaprüfung

Intel Cyclone 10 Geräte

• Arbeitsblatt Intel Cyclone 10 GX Schemaprüfung

Intel Arria 10 Geräte

• Arbeitsblatt für Intel Arria 10 GX-, GT- und SX-Schemaprüfung

Intel Stratix 10 Geräte

• Arbeitsblatt für Intel Stratix 10 GX, MX, TX und SX Schemaprüfung

geräte Intel Agilex

• Arbeitsblatt für Intel Agilex-Geräteschaltplan

Richtlinien für das Mainboarddesign

• Mainboard-Layout-Test
• AN 114: Mainboard-Design-Richtlinien für programmierbare Intel® Gerätepakete
  
• AN 766: Intel Stratix 10 Geräte, Design-Leitfaden für Hochgeschwindigkeitssignalschnittstellen-Layout
• AN 613: Überlegungen zum Pcb-Stackup-Design für Intel FPGAs
• AN 875: Intel Stratix 10 E-Tile PCB Design Guidelines
• AN 886: Intel Agilex® 7 Gerätedesign-Richtlinien
• Benutzerhandbuch für® die Energieverwaltung Intel Agilex 7
• ® Intel Agilex-7-Gerätereihe – Richtlinien für das Design der seriellen Schnittstellen-Hochgeschwindigkeits-Signalintegrität
• AN 910: Intel Agilex® 7 Richtlinien für die Auslegung von Stromverteilungsnetzen

Early Power Estimator

• Early Power Estimator (EPE) und Power Analyzer
• AN 750: Verwenden des Intel FPGA PDN-Tools zur Optimierung Ihres Design ihres Power Delivery Network
• Gerätespezifisches Power Deliver Network (PDN)-Tool 2.0 Benutzerhandbuch

Richtlinien für die Wärmeableitung

• AN 787: Intel Stratix 10 Thermal Modeling and Management

Energiesequenzierungsrichtlinien

• AN 692: Erwägungen zur Energiesequenzierung für Intel® Cyclone® 10 GX-, Intel® Arria® 10-, Intel® Stratix® 10- und Intel Agilex® 7 Geräte

4. Designbeispiele und Referenzdesigns

Designbeispiele und Referenzdesigns

Intel Arria 10 Geräte

• Ethernet mit drei Geschwindigkeiten
• AN647: 1-Port-Dreifachgeschwindigkeits-Ethernet- und integriertes PHY-Chip-Referenzdesign
• AN-744: Skalierbares Ethernet-Referenzdesign mit dreifacher Geschwindigkeit für Intel Arria 10 Geräte
• Intel Arria 10-Speed-Ethernet- und native PHY-Designbeispiel
• Intel Arria 10-Dreifachgeschwindigkeits-Ethernet mit IEEE 1588v2 und nativem PHY-Designbeispiel
• 10 G Ethernet
• AN 699: Einsatz des Intel® FPGA Ethernet Design Toolkit
• AN794: Intel Arria 10 Ethernet-10G MAC- und XAUI-PHY-Referenzdesign mit geringer Latenz
• AN 701: Skalierbares Ethernet mit geringer Latenz (10 G MAC) mit Intel Arria 10 1G/10G PHY
• AN 838: Interoperabilität zwischen Intel Arria 10-NBASE-T-Ethernet-Lösung mit Referenzdesign der Aquantia-Ethernet-PHY
• Intel Arria 10 SoC skalierbares Multigeschwindigkeits-Ethernet-Designbeispiel 10 M-10G
• Intel Arria 10 skalierbare 10 G Ethernet MAC + native PHY mit IEEE 1588v2 Designbeispiel

Intel Stratix 10 Geräte

• Ethernet mit drei Geschwindigkeiten
• AN830: Intel FPGA-Dreifachgeschwindigkeits-Ethernet- und On-Board-PHY-Chip-Referenzdesign
• 1G/2,5G Ethernet
• 1G/2,5G Ethernet-Designbeispiel für Intel Stratix 10
• 10 G Ethernet
• Intel FPGA IP für Ethernet-10G-MAC-Design mit geringer Latenz – Beispiel-Benutzerhandbuch
• 40 G Ethernet
• Intel FPGA IP für 40-Gbit/s Ethernet-Design mit geringer Latenz – Beispiel-Benutzerhandbuch
• Intel FPGA H-Tile Hard IP für Ethernet
• Benutzerhandbuch zum Design-Beispiel
• 100 G Ethernet
• Intel FPGA IP für Ethernet-Designbeispiel mit geringer Latenz für 100-Gbit/s-Ethernet
• E-Tile Hard IP für Ethernet-Intel Stratix 10
• Benutzerhandbuch für FPGA IP-Design

geräte Intel Agilex

• E-Tile Hard IP für Ethernet-Intel Agilex geräte
• Benutzerhandbuch für FPGA IP-Design

Weitere Ressourcen

• Richtlinien für den zeitlichen Ablauf des Abschlusses
• Teilweise Neukonfiguration
• Fernsystem-Update
• Remote-System-Debugging
• Intel FPGA-Wiki

5. Debugging

Werkzeuge

Intel Stratix 10-Geräte-Ethernet-Link-Inspector

Ethernet Link Inspector besteht aus zwei Untertools:

1. Link Monitor (Link-Monitor) – Ermöglicht es Ihnen, den Zustand der Ethernet-Verbindungen zwischen Intel Stratix 10 Gerät und dem Verbindungspartner kontinuierlich zu überwachen. Einige der wichtigsten Funktionen, die Sie überwachen können, sind: Link-Statusübersicht (CDR-Sperre, RX-wiederhergestellte Frequenz, Lane Alignment Lock usw.). MAC-Paketstatistiken, FEC-Statistiken usw.
2. Link Analysis (Link-Analyse) – Ermöglicht Transparenz in die Link-Bring-up-Sequenz (wie automatische Absprache, Link-Training usw.) oder ein anderes Ereignis, das in der Signal Tap Logic Analyzer-Datei erfasst wird. Konfigurieren und erfassen Sie die Datei "Signal Tap Logic Analyzer" für ein bestimmtes Ereignis und verwenden Sie dann Link-Analyse, um das erfasste Ereignis zu importieren und Intel Stratix 10 Verhalten während dieser Ereignisdauer zu untersuchen.
   

Um auf Ethernet Link Inspector für eine bestimmte Intel® Quartus®-Softwareversion zuzugreifen, lesen Sie bitte die folgende Tabelle.

• Das Nutzungsmodell der IP- und Geräteunterstützung finden Sie im Abschnitt "1.2 Unterstützte IP-Kerne und Geräte" im entsprechenden Benutzerhandbuch für Ethernet Link Inspector.

Versionshinweise zu den Kernen des geistigen Eigentums (IP)

Intel Cyclone 10 Geräte

• Versionshinweise für Intel FPGA-Ethernet-IP-Core mit dreifacher Geschwindigkeit
• Versionshinweise Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz

Intel Arria 10 Geräte

• Versionshinweise für Intel FPGA-Ethernet-IP-Core mit dreifacher Geschwindigkeit
• Versionshinweise Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz
• Versionshinweise zu 1G/10G und Backplane-Ethernet 10GBASE-KR PHY
• Versionshinweise zu 1G/2,5G/5G/10G Multi-Rate-Ethernet-PHY-IP-Core
• 25G Ethernet IP Core Versionshinweise
• Versionshinweise für Ethernet-IP-Cores mit 40 Gbit/s geringer Latenz
• Versionshinweise für Ethernet-IP-Cores mit 100 Gbit/s geringer Latenz

Intel Stratix 10 Geräte

• Versionshinweise für Intel FPGA-Ethernet-IP-Core mit dreifacher Geschwindigkeit
• Versionshinweise Intel FPGA Ethernet 10G MAC IP Core mit geringer Latenz
• Intel Stratix 10 10GBASE-KR PHY – Versionshinweise
• Intel Stratix 10 H-Tile Hard IP for Ethernet IP Core Versionshinweise
• Versionshinweise für Intel Stratix 10 Ethernet-IP-Cores mit 40 Gbit/s geringer Latenz
• Versionshinweise Intel Stratix 10 Ethernet-IP-Cores mit 10(Gbit/s) geringer Latenz
• Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP Versionshinweise

geräte Intel Agilex

• E-Tile Hard IP für Ethernet Versionshinweise

Fehlerbaumanalyse-Leitfäden

• Fehlerbaumanalyseleitfaden für 10G MAC-Datenkorrumpierungsproblem mit geringer Latenz

Knowledge-Base-Lösungen

Intel Cyclone 10 Geräte

• Wissensdatenbank suchen (Intel FPGA IP für Dreifachgeschwindigkeits-Ethernet)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet 10G MAC mit geringer Latenz)

Intel Arria 10 Geräte

• Wissensdatenbank suchen (Intel FPGA IP für Dreifach-Ethernet)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet 10G MAC mit geringer Latenz)
• Wissensdatenbank suchen (Intel FPGA IP nach 1G/10G und Backplane-Ethernet 10GBASE-KR PHY)
• Wissensdatenbank suchen (Intel FPGA IP nach 1G/2,5G/5G/10G Ethernet-Multiraten-PHY)
• Wissensdatenbank suchen (Intel FPGA IP nach 25G-Ethernet)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet mit geringer Latenz von 40 Gbit/s)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet mit geringer Latenz von 100 Gbit/s)

Intel Stratix 10 Geräte

• Wissensdatenbank suchen (Intel FPGA IP für Dreifachgeschwindigkeits-Ethernet)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet 10G MAC mit geringer Latenz)
• Wissensdatenbank suchen (Intel FPGA IP nach 1G/2,5G/5G/10G Ethernet-Multiraten-PHY)
• Wissensdatenbank suchen (Intel FPGA IP nach 25G-Ethernet)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet mit geringer Latenz von 40 Gbit/s)
• Wissensdatenbank suchen (Intel FPGA IP für Ethernet mit geringer Latenz von 100 Gbit/s)

geräte Intel Agilex

• Wissensdatenbank suchen (Intel FPGA IP nach Intel Agilex® FPGAs und SoC-FPGAs)

Intel® FPGA Technical Training

• Technischer Schulungskatalog

6. Schulungskurse und Videos