Ethernet-Support-Center

Tabelle 1: Support für Geräte und IP-Cores

Gerätereihe

Kacheltyp (nur Intel® Agilex™ Gerät)

IP-Core

Elektrische Schnittstelle

Forward Error Correction

1588 Precision Time Protocol

Automatische Absprache/Link-Schulung

Intel® Agilex

E-Tile

Benutzerhandbuch für E-Tile Hard IP for Ethernet Intel FPGA IP (HTML- | PDF)

Benutzerhandbuch für E-Tile Hard IP für Ethernet Intel Agilex FPGA IP Design

(HTML- | PDF)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

Link zum 25GBASE-R-Konsortium

10GBASE-KR 10GBASE-CR

Reed Solomon (528, 514)

Reed Solomon (544, 514)

F-Kachel

Kommende öffentliche Version von F-Tile

TBD

TBD

TBD

TBD

Gerätereihe

Kacheltyp (nur Intel® Stratix® 10 Geräte)

IP-Core

Elektrische Schnittstelle

Forward Error Correction

1588 Precision Time Protocol

Automatische Absprache/Link-Schulung

Intel® Stratix® 10 GX/SX/MX/TX/DX

L-Tile und H-Tile

Ethernet-Intel® FPGA IP mit dreifacher Geschwindigkeit
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

L-Tile und H-TIle

Ethernet-Intel FPGA IP (10 G MAC) mit geringer Latenz
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

L-Tile und H-Tile

10GBASE-R-Intel FPGA IP
Benutzerhandbuch für IP-Core für L- und H-Kacheln (HTML- | anzeigen PDF)

L-Tile und H-Tile

10GBASE-KR PHY-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

L-Tile und H-Tile

1G/2,5G/5G/10G Multiraten-Ethernet-PHY-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

L-Tile und H-Tile

Ethernet-Intel FPGA IP mit 40-Gbit/s geringer Latenz
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

40G-BASE-R4

Firecode FEC

H-Kachel

Intel® FPGA H-Tile Hard IP für Ethernet

Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

50G-BASE-R2

100G-BASE-R4

L-Tile und H-Tile

25G-Ethernet-Intel Stratix 10-FPGA-IP

Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

25GBASE-SR

10GBASE-R

Reed Solomon (528, 514)

L-Tile und H-Tile

Ethernet-Intel FPGA IP mit 100-Gbit/s geringer Latenz
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

100G-BASE-R4

Reed Solomon (528, 514)

E-Tile

Benutzerhandbuch für E-Tile Hard IP for Ethernet Intel FPGA IP (HTML- | PDF)

Benutzerhandbuch zum Beispiel für E-Tile Hard IP for Ethernet Intel Stratix 10 FPGA IP Design

(HTML- | PDF)

100GBASE-KR4 100GBASE-CR4

CAUI-4 CAUI-2

25GBASE-KR 25GBASE-CR

25GBASE-R AUI

Link zum 25GBASE-R-Konsortium

10GBASE-KR 10GBASE-CR

Reed Solomon (528, 514)

Reed Solomon (544, 514)

Gerätereihe

IP-Core

Elektrische Schnittstelle

Forward Error Correction

1588 Precision Time Protocol

Automatische Absprache/Link-Schulung

Intel® Arria® 10 GX/GT/SX

Ethernet-Intel FPGA IP mit drei Geschwindigkeiten
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Ethernet-Intel FPGA IP (10 G MAC) mit geringer Latenz
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T

Firecode FEC

10GBASE-R-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

XAUI-PHY-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

1G/10GbE und 10GBASE-KR PHY-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

1G/2,5G/5G/10G Multiraten-Ethernet-PHY-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

Ethernet-Intel FPGA IP mit 40 Gbit/s geringer Latenz

Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

40G-BASE-R4

Firecode FEC

Ethernet-Intel FPGA IP mit 100 Gbit/s geringer Latenz
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

100G-BASE-R10 100G-BASE-R4

Reed Solomon (528, 514)

25-Gbit/s-Ethernet-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

25G-BASE-R1

Reed Solomon (528, 514)

50-Gbit/s-Ethernet-Intel FPGA IP
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)
Benutzerhandbuch zum Designbeispiel anzeigen (HTML- | PDF)

50G-BASE-R2

Gerätereihe

IP-Core

Elektrische Schnittstelle

Forward Error Correction

1588 Precision Time Protocol

Automatische Absprache/Link-Schulung

Intel® Cyclone® 10 LP/GX

Ethernet-Intel FPGA IP mit drei Geschwindigkeiten
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

10BASE-T 100BASET 1000BASE-T 1000BASE-X

Ethernet-Intel FPGA IP (10 G MAC) mit geringer Latenz

(nur Intel Cyclone® 10 GX)
Benutzerhandbuch für IP Core anzeigen (HTML- | PDF)

10GBASE-R

Videos

Titel

Beschreibung

Funktionsweise Intel FPGA 1588-Systemlösung im unterschiedlichen Taktmodus

Erfahren Sie mehr über Intels neues Referenzdesign auf Systemebene 1588, das sowohl die Intel FPGA IP für 10G Ethernet MAC mit 10G BaseR PHY als auch Software verwendet, die den PTP Stack LinuxPTPv1.5, einen Preloader, einen 10 Gbit/s Ethernet MAC-Treiber und einen PTP-Treiber umfasst.

Debug-Techniken für ein Intel FPGA Nios® II-Ethernet-Design – Teil 1

Erfahren Sie mehr über das Debugging von Techniken für Ethernet- oder Nios II Prozessordesigns.

Debug-Techniken für ein Intel FPGA Nios II-Ethernet-Design – Teil 2

Erfahren Sie mehr über das Debugging von Techniken für Ethernet- oder Nios II Prozessordesigns.

Debuggen Intel FPGA Problem der automatischen Dreigeschwindigkeits-Ethernet-Absprache

Erfahren Sie, wie Sie automatische Absprachen für die Synchronisierung von Ethernet-Peripheriegeräten verwenden.

Debuggen eines TSE-Problems bei automatischer Absprache

Erfahren Sie, wie Sie Probleme bei der Ethernet-Link-Synchronisierung mit drei Geschwindigkeiten debuggen.

Migration Intel FPGA-Dreifachgeschwindigkeits-Ethernet auf Arria 10 Geräte in der Quartus® Software

Erfahren Sie, wie Sie IP-Kerne anhand der Intel FPGA IP für Triple-Speed-Ethernet als Beispiel auf die Intel Arria 10 FPGA migrieren.

Migration von legacy 10G Ethernet MAC IP zur neuen 10G Ethernet MAC IP mit niedriger Latenz

Erfahren Sie mehr über die Intel FPGA IP für 10 G Ethernet MAC mit niedriger Latenz und wie Sie von der älteren Intel FPGA IP für 10 G Ethernet MAC migrieren können.

Netzwerkfunktionen unter UEFI Shell

Erfahren Sie, wie Sie die Ethernet-Funktionen nach dem Booten in der DXE-Phase unter der UEFI Shell verwenden.

Skalierbare 10G MAC + 1G/10G PHY mit 1588 Designbeispiel Hardware-Demo

Sehen Sie sich eine Demo zum Intel FPGA IP für 10G Ethernet MAC und dem Intel® FPGA IP für 1G/10G PHY mit der IEEE 1588 Funktion an. Erfahren Sie, wie Sie den Design-Hardwaretest durchführen und wie Sie das Hardware-TCL-Skript ändern, um den Zweck des Tests anzugeben.

Intel 2,5G Ethernet-IP

Video über 2,5 G Ethernet IP Von""-Video abspielen

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.