Unterstützung der digitalen Signalverarbeitung

Technologische Entwicklungen verbessern sich über die herkömmlichen programmierbaren DSP-Geräte (Digital Signal Processing) hinaus. Der Grad an Flexibilität durch programmierbare Logik und die damit verbundenen Durchsatzvorteile machen FPGAs und PLDs zu immer attraktiveren Alternativen für leistungshungrige Anwendungen.

In modernen Multi-Channel-Systemen, in denen ähnliche Daten mit sehr hohen Abtastraten ankommen und simultan algorithmischen Transformationen unterliegen, bieten FPGA-Implementierungen mit hohen I/O-Raten und parallelen Strukturen einen greifbaren Nutzen zu einem Bruchteil der Kosten eines Multiprozessor-basierten DSP-Ansatzes.

Die DSP-Dokumentation von Intel® FPGA stellt den designfluss vor, der in der FPGA-Design-Community häufig verwendet wird.

{"collectionRelationTags":{"relations":{"EXCLUDE":["etm-3bb2fede81914ffabfb7e39c78121719","etm-ececc448f2f54f0e87cdf5558856b275"],"AND":["etm-A6C81F72-0CF7-4690-B65E-8F3252B66B85"]},"featuredIds":[]},"collectionId":"653151","resultPerPage":25.0,"filters":[{"facetId":"ContentType","type":"ContentType","deprecated":true,"name":"ContentType","position":0},{"facetId":"fpgadevicefamily","type":"fpgadevicefamily","deprecated":true,"name":"fpgadevicefamily","position":1},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":2}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-A6C81F72-0CF7-4690-B65E-8F3252B66B85"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":500,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"Datum","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"Version","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false,"isUPE":false}

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.