Einzelereignis: Aufreger
Einzelereignisstörungen (Single Event Upsets, SEUs) werden durch ionisierende Strahlungsangriffe in Speicherelementen wie Konfigurationsspeicherzellen, Benutzerspeicher und Registern verursacht. Die besorgniserregenden ionisierenden Strahlungsquellen sind alpha-Partikel, die in Denkanlagen in Materialien abgegeben werden, hochenergetische Neutronen, die durch die Interaktion von Kosmischen Strahlen mit der Erdatmosphäre erzeugt werden, und thermische Neutronen, die in den meisten Fällen hochenergetische Neutronen thermisiert haben, aber auch in von Menschen hergestellten Geräten hergestellt werden können. In den letzten 20 Jahren durchgeführte Studien haben zu hochreinen Paketmaterialien geführt, die die SEU-Auswirkungen durch Alpha-Partikelstrahlung minimieren. Nach wie vor sind neutronenbedingte Neutronen die primäre Ursache für SEU-Auswirkungen. Soft-Fehler sind zufällig und erfolgen entsprechend einer Speziellkeit im Zusammenhang mit dem Energieniveau, der Energieversorgung und der Zellanfälligkeit.
Intel untersucht seit vielen Prozessgenerationen die Auswirkungen von SEUs auf seine Geräte und hat umfassende Erfahrungen sowohl bei der Reduzierung von Soft-Error-Raten durch SEU-optimierte physische Layout- und Prozesstechnik als auch bei Soft-Error-Mitigation-Techniken aufgebaut. Intel führte den branchenweit ersten automatischen redundanten Redundanzcheck (CRC) ein und entfernte die zusätzlichen Logischkeits- und Komplexitätsanforderungen, die bei anderen Fehlerüberprüfungslösungen üblich sind. Intel® Gerätefamilien werden alle mit Anlagen wie Los Alamos Weapons Neutron Research (WNR) mithilfe von Standardtestverfahren, die durch die JESD-89-Spezifikationen von JEDEC definiert wurden, auf Verhalten und Leistung der SEU getestet.
SEU-Tests von Intel® FPGAs am Los Alamos Neutron Science Center (LANSCE) haben folgende Ergebnisse ergeben:
- In harten CRC-Schaltkreisen und I/O-Registern wurden keine SEU-Fehler beobachtet.
- Es gibt eine mittlere Zeit zwischen funktionellen Interrupts (MTBFI) von Hunderten von Jahren, selbst bei sehr großen FPGAs mit hoher Dichte.
Die Produktreihen Intel® Stratix®, Arria® GX und Cyclone® Reihen von FPGA reihen verfügen über integrierte dedizierte Hard Circuitry, um CRC kontinuierlich und automatisch ohne zusätzliche Kosten zu überprüfen. Für Produkte, die auf 28-nm-Prozesstechnik und nachfolgenden Prozessknoten hergestellt werden, hat Intel zusätzlich zur verbesserten EDCRC-Erkennung CRAM-Upset-Bit-Korrektur (Scrubbing) implementiert. Sie können den CRC-Checker ganz einfach über die Intel® Quartus® Prime Design Software einrichten.
Für weitere Informationen zu anderen Risikominderungstechniken und weitere Einzelheiten zu SEU-Tests an Intel FPGA Geräten wenden Sie sich bitte an Ihren Ansprechpartner oder Distributor bei Intel.
Dokumentation
Unterstützte Geräte
- Benutzerhandbuch zur Intel® Agilex™-SEU-Risikominderung ›
- Intel® Stratix® 10 SEU-Risikominderung – Benutzerhandbuch ›
- Intel® Arria® 10-Kern-Fabric- und Allzweck-I/Os-Handbuch ›
- Intel® Cyclone® 10 GX Gerätedesign-Richtlinien ›
- Stratix V Gerätehandbuch: Teil 1: Geräteschnittstellen und Integration ›
- Arria V Gerätehandbuch: Volume 1: Geräteschnittstellen und Integration ›
- Cyclone V Gerätehandbuch: Teil 1: Geräteschnittstellen und Integration ›
- Fortgeschrittene SEU-Erkennung Intel® FPGA IP Benutzerhandbuch ›
- AN 866: Minderung und Debugging von Einzelereignisverstimmungen in Intel® Quartus® Prime Standard Edition ›
- AN 737: SEU-Erkennung und -Wiederherstellung in Intel® Arria® 10 Geräten ›
Ältere Geräte
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.