Einzelereignis-Upsets (SEU)

Der Support für Single Event Upsets (SEU) bietet Ressourcen für Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10, MAX® 10, Stratix® V, Arria® V, Cyclone® V, Stratix® IV, Cyclone® IV und Arria® II Geräte.

Erhalten Sie zusätzliche Unterstützung für die Agilex™ 7 Systemarchitektur, die Agilex™ 5 Systemarchitektur und die Agilex™ 3 Systemarchitektur – schrittweise Anleitungen für Standardentwicklungsabläufe mit den wichtigsten kritischen Ressourcen und Dokumentationen.

Suchen Sie nach anderen Geräten in den Geräte- und Produktsupport-Sammlungen.

Einleitung

Single Event Upsets (SEU) werden durch Stöße ionisierender Strahlung in Speicherelementen wie Konfigurationsspeicherzellen, Benutzerspeicher und Registern verursacht. In terrestrischen Anwendungen sind die wichtigsten Quellen für ionisierende Strahlung Alphateilchen, die von radioaktiven Verunreinigungen in Materialien emittiert werden, hochenergetische Neutronen, die durch die Wechselwirkung kosmischer Strahlung mit der Erdatmosphäre erzeugt werden, und thermische Neutronen, die in den meisten Fällen thermalisierte hochenergetische Neutronen sind, aber auch in künstlichen Geräten erzeugt werden können. Studien, die in den letzten 20 Jahren durchgeführt wurden, haben zu hochreinen Gehäusematerialien geführt, die die durch Alphateilchenstrahlung verursachten SEU-Effekte minimieren. Unvermeidbare atmosphärische Neutronen sind bis heute die Hauptursache für SEU-Effekte. Weiche Fehler sind zufällig und treten entsprechend einer Wahrscheinlichkeit auf, die mit dem Energieniveau, dem Fluss und der Zellanfälligkeit zusammenhängt.

Altera untersucht seit vielen Prozessgenerationen die Auswirkungen von SEUs auf seine Bauelemente und hat umfangreiche Erfahrungen sowohl in der Reduzierung von Soft-Error-Raten durch SEU-optimiertes physikalisches Layout und Prozesstechnologie als auch in Soft-Error-Mitigation-Techniken gesammelt. Altera führte die branchenweit erste automatische zyklische Redundanzprüfung (CRC) ein und beseitigte die zusätzlichen Logik- und Komplexitätsanforderungen, die bei anderen Fehlerprüfungslösungen üblich sind. Die Gerätefamilien werden alle auf SEU-Verhalten und -Leistung unter Verwendung von Einrichtungen wie Los Alamos Weapons Neutron Research (WNR) unter Verwendung von Standardtestverfahren getestet, die in der JESD-89-Spezifikation des JEDEC definiert sind.

SEU-Tests von FPGAs am Los Alamos Neutron Science Center (LANSCE) haben die folgenden Ergebnisse ergeben:

• Es wurden keine SEU-Fehler in den harten CRC-Schaltungs- und E/A-Registern für alle Produkte außer Stratix 10 beobachtet.
• Es gibt eine mittlere Zeit zwischen funktionalen Interrupts (MTBFI) von Hunderten von Jahren, selbst bei sehr großen FPGAs mit hoher Dichte.
  

Stratix®-Serie, Arria® GX-Serie und Cyclone® Serie von FPGA-Familien verfügen über integrierte dedizierte Hard-Circuits zur kontinuierlichen und automatischen Überprüfung von CRC ohne zusätzliche Kosten. Für Produkte, die auf 28-nm-Prozesstechnologie und nachfolgenden Prozessknoten hergestellt werden, hat Altera zusätzlich zur verbesserten CRAM-Bitfehlererkennung und -korrektur eine CRAM-Upset-Bit-Korrektur (Scrubbing) implementiert. Sie können den CRC-Checker ganz einfach über die Quartus® Prime-Designsoftware einrichten.

Für weitere Informationen zu anderen Risikominderungstechniken und für weitere Details zu SEU-Tests von FPGA Geräten wenden Sie sich bitte an Ihren lokalen Altera Vertriebsmitarbeiter oder Distributor.

Dokumentation

Weiterführende Links

• FPGA Qualität und Zuverlässigkeit
• FPGA Geräte- und Produktsupport-Sammlungen
• FPGA Support-Ressourcen