Boundary-Scan-Tool
Die BST-Architektur (Boundary-Scan Test) bietet die Möglichkeit, Komponenten auf Leiterplatten mit engem Bleiabstand effizient zu testen. Diese BST-Architektur kann Pin-Verbindungen testen, ohne physische Testpunkte zu verwenden und funktionelle Daten zu erfassen, während ein Gerät normal funktioniert. Boundary-Scan-Zellen in einem Gerät können Signale auf Pins erzwingen oder Daten von Pin- oder Kernlogiksignalen erfassen. Erzwungene Testdaten werden seriell in die Boundary-Scan-Zellen verschoben. Erfasste Daten werden im Vergleich zu den erwarteten Ergebnissen seriell verschoben und extern.
Boundary-Scan-Tools verfügen über eine ISP-Funktion (In-System Programmability), die den IEEE Standard 1149.1 Controller für Intel® FPGA Geräte verwendet, einschließlich MAX® II, MAX® 3000A, MAX® 7000AE und MAX® 7000B Geräten. Diese Geräte unterstützen auch ieee 1532 Programmierung, die die IEEE Standard 1149.1 Test Access Port (TAP) Schnittstelle verwendet.
Zugehörige Dokumente
Weiterführende Links
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.