Boundary-Scan-Tool

Die BST-Architektur (Boundary-Scan-Test) bietet die Möglichkeit, Komponenten auf Leiterplatten mit engem Leitungsabstand effizient zu testen. Diese BST-Architektur kann Pin-Verbindungen testen, ohne physische Testsonden zu verwenden, und Funktionsdaten erfassen, während ein Gerät normal arbeitet. Boundary-Scan-Zellen in einem Gerät können Signale auf Pins zwingen oder Daten von Pin- oder Core-Logiksignalen erfassen. Erzwungene Testdaten werden seriell in die Boundary-Scan-Zellen verschoben. Erfasste Daten werden seriell verschoben und extern mit den erwarteten Ergebnissen verglichen.

Boundary-Scan-Tools verfügen über eine ISP-Funktion (In-System Programmability), die den IEEE-Standard 1149.1-Controller für Intel® FPGA-Geräte wie MAX® II® MAX® 3000A, MAX® 7000AE und MAX® 7000B-Geräte verwendet. Diese Geräte unterstützen auch die IEEE 1532-Programmierung, die die IEEE Standard 1149.1 Test Access Port (TAP) -Schnittstelle verwendet.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.