Ressourcen-Center für den RapidIO-IP-Core
Support und Ressourcen für zwei serielle RapidIO-Funktionen, die RapidIO MegaCore-Funktion und die RapidIO II MegaCore-Funktion. Entdecken Sie Benutzerhandbücher, Hinweise, weiterführende Links und mehr.
RapidIO MegaCore Funktionen
- Die RapidIO II MegaCore-Funktion entspricht der RapidIO-Spezifikation Revision 2.2.
- Getrennte Physical-, Transport- und Logical-Schichten (modulare Architektur)
- IDLE2-Sequenz – langes Steuersymbol
- 1,25-, 2,5-, 3,125-, 5,0- und 6,25-Gbaud-Lane-Übertragungsraten mit 1-facher, 2-facher und 4-facher Linkbreite
- Die RapidIO MegaCore-Funktion entspricht den RapidIO-Spezifikationen Revisionen 1.3/2.1
- Getrennte Physical-, Transport- und Logical-Schichten (modulare Architektur)
- IDLE1-Sequenz – kurzes Steuerungssymbol
- 1,25-, 2,5-, 3,125- und 5,0-Gbaud-Lane-Übertragungsraten mit 1- und 4-facher Linkbreite
Einzelheiten zur Geräteunterstützung, wie z. B. Lane-Raten, Link-Breiten und Geschwindigkeitsstufen, finden Sie in den Benutzerhandbüchern zur RapidIO MegaCore-Funktion.
Die Lösungen, die konfigurierbare RapidIO-IP-Cores und Entwicklungsplatinen umfassen, ermöglichen es Ihnen, sich auf die Kernfunktionen des Systemdesigns zu konzentrieren, indem sie Folgendes bieten:
- Einfache und schnelle Protokollimplementierung
- Reduzierte Designrisiken
- Kürzere Entwicklungszeiten
- Plattform-Designer für die Systemverbindung
Referenzdesigns
- SRIO zu TI 6482 DSP Referenzdesign
- SRIO zu TI 6488 DSP Referenzdesign
- Referenzdesign zur dynamischen Neukonfiguration der dynamischen Datenrate für RapidIO für Stratix IV GX-Geräte
- Designbeispiel: Maintenance Host to System Maintenance Agent Bridge
- Designbeispiel: Kundenspezifische Implementierung mit Avalon®-ST Pass-through-Schnittstelle
Wissensdatenbank
Die Wissensdatenbank bietet Supportlösungen, Antworten auf häufig gestellte Fragen und Informationen zu bekannten Problemen im Zusammenhang mit RapidIO.
Häufig aufgerufene Lösungen anzeigen:
- Bietet der SRIO MegaCore eine Plattform zur Implementierung einiger benutzerdefinierter Funktionen der logischen Ebene oder meines eigenen benutzerdefinierten NREAD/NWRITE-Moduls?
- Warum unterscheidet sich die Reihenfolge der SRIO-Link-Pakete von der Reihenfolge in der Anwendungsschicht?
- Ist der RapidIO in der Lage, sich von einem Kabelzug zu erholen und eine SRIO-Verbindung wiederherzustellen?
- Kann ich die Systemwartungs-Agent-Schnittstelle in meinem SRIO-Design mit Masse verbinden, wenn ich sie nicht verwende, um den Gesamtverbrauch von Logikelementen (LE) zu reduzieren?
- Wie reagiert das Waitrequest-Signal des Avalon-MM-I/O-Agent-Ports auf einen kontinuierlichen Schreib-Burst?
Entwicklungskits
Für die RapidIO MegaCore-Funktion stehen folgende Entwicklungskits zur Verfügung:
- Intel® Arria® 10 GX Transceiver Signalintegritäts-Entwicklungskit
- Intel® Arria® 10 GX FPGA Entwicklungskit
- Intel® Stratix® 10 GX FPGA Entwicklungskit
- Stratix® V DSP Entwicklungskit
- Stratix® V GT Transceiver Signalintegritäts-Entwicklungskit
- Stratix®-V-GX-Transceiver-Signalintegritäts-Entwicklungskit
- Stratix® V GX FPGA Entwicklungskit
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.