Ressourcen-Center für Entwurfserfassung und Planung

Das Design Entry and Planning Support Center bietet Ressourcen für die Planung der FPGA Designstruktur sowie HDL-Codierungsstile, die die Qualität des Designs verbessern können.

Einführung

Intel® FPGA enthält Richtlinien für die Planung und Strukturierung Ihres Designs sowie Details zum Management der Metastabilität in Ihrem Design und HDL-Codierungsstile, die einen erheblichen Einfluss auf die Qualität der Ergebnisse Ihres Designs haben können.

Sie können auch die Intel® Quartus® Prime Design Software verwenden, um einen schnellen Überblick über die Designeingabe und -planung zu erhalten.

Tabelle 1. Dokumentation

Pro Edition

 Standard-Edition

Beschreibung
Die Intel® Quartus® Prime-Software enthält das Systemintegrationstool Platform Designer. Platform Designer vereinfacht die Definition und Integration von benutzerdefinierten IP-Komponenten (IP-Cores) in Ihr FPGA Design.

Platform Designer Interconnect ist eine Struktur mit hoher Bandbreite, mit der Sie IP-Komponenten mit anderen IP-Komponenten über verschiedene Schnittstellen verbinden können.

Sie können die Intel® Quartus® Prime-Software verwenden, um die durchschnittliche mittlere Zeit zwischen Ausfällen (MTBF) aufgrund der durch die Synchronisation asynchroner Signale verursachten Metastabilität zu analysieren und das Design zu optimieren, um die MTBF der Metastabilität zu verbessern.

Dieses Kapitel enthält Empfehlungen für den Codierungsstil der Hardware Description Language (HDL), um optimale Syntheseergebnisse bei der Ausrichtung auf Intel FPGA Geräte zu gewährleisten.

In diesem Benutzerhandbuch werden HDL-Designtechniken auf niedriger Ebene beschrieben, bei denen kleine architektonische Bausteine und Zuweisungen zur Spezifikation einer bestimmten Hardwareimplementierung verwendet werden.
In diesem Abschnitt werden grundlegende Designtechniken beschrieben, die optimale Syntheseergebnisse für Designs gewährleisten, die auf Intel FPGA Bauelemente abzielen und gleichzeitig häufige Ursachen für Unzuverlässigkeit und Instabilität vermeiden.

In FPGA Designs kann die Synchronisation asynchroner Signale Metastabilität verursachen. Sie können die Intel® Quartus® Prime-Software verwenden, um die mittlere Zeit zwischen Ausfällen (MTBF) aufgrund von Metastabilität zu analysieren. Eine hohe Metastabilität MTBF weist auf ein robusteres Design hin.

In diesem Benutzerhandbuch werden handgefertigte Techniken erläutert, mit denen Sie Designblöcke für die adaptiven Logikmodule (ALMs) optimieren können. Das Dokument enthält eine Sammlung von Schaltungsbausteinen und zugehörige Diskussionen, und jeder Abschnitt enthält eine Liste von Beispiel-Designdateien, die Sie zum Testen und zum besseren Verständnis der Ableitung der komplexeren Optimierungen verwenden können.
Alles anzeigen Weniger anzeigen

Tabelle 2. Schulungen und Demonstrationen

Titel

Beschreibung

Anfänger Intel® FPGA Designer (Anmeldung erforderlich, um auf learning.intel.com zugreifen zu können)

(7 Online-Kurse)

Dieser Lernplan wurde entwickelt, um Personen mit einem Hintergrund in Elektronik, Computerarchitektur oder verwandten Bereichen mit den Grundlagen der FPGAs vertraut zu machen, ihre Geschichte, Struktur und Bedeutung in der Elektronikindustrie abzudecken und sie in die Lage zu versetzen, ihre ersten FPGA zu verwirklichen.

375-minütiger Kurs

Verwendung der Software Intel® Quartus® Prime Standard Edition: Eine Einführung

(Online-Kurs)

In dieser Einführungsschulung lernen Sie die Grundlagen der benutzerfreundlichen Software-Designumgebung Intel® Quartus® Prime Standard Edition kennen. Sie lernen die Schritte des grundlegenden FPGA Design-Flows kennen und erfahren, wie Sie die Software im Flow verwenden, von der Designeingabe bis zur Geräteprogrammierung – alles in einem Tool.

80-minütiger Kurs

Verilog HDL Grundlagen

(Online-Kurs)

Verilog HDL – Grundlagen

(Schulungskurs)

Dieser Kurs bietet einen Überblick über die Verilog Hardware Description Language (HDL) und ihre Verwendung im programmierbaren Logikdesign.

Verilog HDL Advanced

(Schulungskurs)

Dieser von Lehrern geleitete Kurs wird in einem virtuellen Klassenzimmer über 2 halbe Unterrichtstage unterrichtet. Zum Ausführen der Übungen, stellen Sie eine Verbindung zu einem Remotecomputer her, der von Intel FPGA Training bereitgestellt wird und mit allen erforderlichen Tools vorkonfiguriert ist. Die für die Verbindung mit dem Remote-System erforderlichen Informationen werden während des Unterrichts bereitgestellt.

2 halbe Tage Unterricht
Alles anzeigen Weniger anzeigen

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.