PCI Express* IP – Support-Center

Willkommen im PCI Express (PCIe) IP Support Center!

Hier finden Sie Informationen zur Auswahl, Gestaltung und Implementierung von PCIe-Links. Es gibt auch Richtlinien, wie Sie Ihr System hochfahren und die PCIe-Links debuggen können. Diese Seite ist in Kategorien unterteilt, die von Anfang bis Ende an einem PCIe-Systementwurfsablauf ausgerichtet sind.

Genießen Sie Ihre Reise!

Auf den folgenden Seiten finden Sie Supportressourcen für Intel® Agilex™® Intel® Stratix® 10®, Intel® Arria® 10 und Intel® Cyclone® 10. Für andere Geräte suchen Sie über die folgenden Links: Dokumentationsarchiv, Schulungen, Videos und Webcasts, Designbeispiele, Wissensdatenbank.

1. Geräteauswahl

Intel® FPGA-Gerätefamilie

Informationen zur PCIe-Unterstützung für Intel FPGAs finden Sie in den Tabellen 1 und 2. Vergleichen Sie zwischen den Geräten, um das richtige Gerät für Ihre PCIe-Systemimplementierung auszuwählen.

2. Benutzerhandbücher und Referenzdesigns

Benutzerhandbücher

Intel Agilex, Intel Stratix 10, Intel Arria 10 und Intel Cyclone 10 Device für PCIe

Die PCIe-IP-Lösungen umfassen Intels technologieführenden PCIe-gehärteten Protokoll-Stack, der die Transaktions- und Datenverbindungsschichten umfasst. und gehärtete physikalische Schicht, die sowohl die physikalische Medienbefestigung (PMA) als auch die physikalische Codierungsunterschicht (PCS) umfasst. Intels PCIe-IP umfasst auch optionale Blöcke wie DMA-Engines (Direct Memory Access) und Single-Root-I/O-Virtualisierung (SR-IOV). Weitere Informationen finden Sie in den folgenden Benutzerhandbüchern:

IP-Benutzerhandbücher

Intel Agilex Geräte

F-Tile IP-Benutzerhandbücher

R-Tile IP-Benutzerhandbücher

P-Tile IP-Benutzerhandbücher

Intel Stratix 10 Geräte

P-Tile-Benutzerhandbücher

H-Tile/L-Tile Benutzerhandbücher

Intel Arria 10 und Intel Cyclone 10 Geräte Benutzerhandbücher

Entwerfen von Beispiel-Benutzerhandbüchern

Intel Agilex Geräte

F-Tile Design Beispiel Benutzerhandbücher

Benutzerhandbücher für R-Tile-Designbeispiele

P-Tile Design Beispiel Benutzerhandbücher

Intel Stratix 10 Geräte

P-Tile Design Beispiel Benutzerhandbücher

L/H-Kachel-Designbeispiel Benutzerhandbücher

Intel Arria 10 und Intel Cyclone 10 Geräte

IP-Versionshinweise

Intel Agilex Geräte

Intel Stratix 10 Geräte

Intel Arria 10 und Intel Cyclone 10 Geräte

PHY-Schnittstelle für PCI Express (PIPE) mit dem Intel Transceiver Native PHY IP Core

Sie können auch nur die physikalische Schicht von PCIe mit dem Transceiver Native PHY IP-Core implementieren und sie mit den verbleibenden Protokollschichten zusammenfügen, die als weiche Logik in der FPGA-Fabric implementiert sind. Diese weiche Logik kann Ihr eigenes Design oder eine IP eines Drittanbieters sein.

Erfahren Sie mehr über den Transceiver Native PHY IP Core im Pipe Kapitel der folgenden Benutzerhandbücher:

Intel Stratix 10 Geräte

Intel Arria 10 Geräte

Intel Cyclone 10 Geräte

4. Schulungen und Videos

Ausbildungslehrgänge

Titel

Beschreibung

Intel Arria 10 Gerätekonfiguration über Protokoll (CvP)

Erfahren Sie, wie Sie Ihr Intel Arria 10 Gerät mit dem PCIe-Protokoll konfigurieren.

PCIe Avalon-MM Master DMA Referenzdesign im Intel Arria 10 Gerät (Teil 1)

In diesem Teil 1-Video erfahren Sie, wie Sie die PCIe Avalon Memory Mapped (Avalon-MM) DMA-Referenzdesign-Hardware in Intel Arria 10-Geräten für linux- und windows-Betriebssysteme einrichten.

PCIe Avalon-MM Master DMA Referenzdesign im Intel Arria 10 Gerät (Teil 2)

In diesem Teil 2-Video erfahren Sie, wie Sie die PCIe Avalon Memory Mapped Master DMA-Referenzdesign-Hardware in Intel Arria 10-Geräten für linux- und windows-Betriebssysteme einrichten.

Richtlinien für die Platzierung von FPGA-Ressourcen

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.