PCI Express* IP Support-Center
Das PCI Express (PCIe*) IP-Support-Center bietet Informationen zur Auswahl, Entwicklung und Implementierung von PCIe-Links. Es gibt auch Richtlinien, wie Sie Ihr System einrichten und die PCIe-Links debuggen können. Diese Seite ist in Kategorien aufgeteilt, die sich vom Anfang bis zum Ende an einem PCIe-Systemdesign-Fluss ausrichten.
Auf den folgenden Seiten finden Sie Support-Ressourcen für Geräte Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10. Suchen Sie nach anderen Geräten über die folgenden Links: Dokumentationsarchiv, Schulungskurse, Videos, Designbeispiele, Wissensdatenbank.
1. Geräteauswahl
Intel® FPGA Gerätereihe
In Tabelle 1 und Tabelle 2 erfahren Sie mehr über die PCIe-Unterstützung für Intel FPGAs. Vergleichen Sie zwischen den Geräten, die das richtige Gerät für Ihre PCIe-Systemimplementierung auswählen.
2. Benutzerhandbücher und Referenzdesigns
Benutzerhandbücher
Die PCIe-IP-Lösungen umfassen Intels technologieführender PCIe-verstärkter Protokollstapel, der Transaktions- und Datenlink-Layer umfasst; und gehärtete physische Schicht, die sowohl die physikalische Medium-Anbringung (PMA) als auch die physische codierende Unterschicht (PCS) umfasst. Intels PCIe IP umfasst auch optionale Blocks, wie DMA-Engines (Direct Memory Access) und Single-Root-I/O-Virtualisierung (SR-IOV). Weitere Informationen finden Sie in den folgenden Benutzerhandbüchern:
IP-Benutzerhandbücher
geräte Intel Agilex
F-Tile IP Benutzerhandbücher
Benutzerhandbücher für R-Tile IP
Benutzerhandbücher für P-Tile IP
- Benutzerhandbuch für Intel® FPGA P-Tile Avalon Streaming IP for PCI Express
- Benutzerhandbuch für Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) IP für PCI Express
- Benutzerhandbuch für Mehrkanal-DMA für PCI Express IP
Intel Stratix 10 Geräte
Benutzerhandbücher für P-Tile
- Benutzerhandbuch für Intel FPGA P-Tile Avalon-ST Hard IP for PCI Express
- Benutzerhandbuch für Intel FPGA P-Tile Avalon Memory Mapped IP for PCI Express
- Benutzerhandbuch für Mehrkanal-DMA für PCI Express IP
Benutzerhandbücher für H-Tile/L-Tile
- Benutzerhandbuch für Mehrkanal-DMA für PCI Express IP
- Benutzerhandbuch Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ für PCI-Express-Lösungen
- Intel Stratix 10 H-Tile/L-Tile Avalon Memory Mapped (AvalonMM) Hard IP for PCI Express Benutzerhandbuch
- 10-Avalon-Streaming-Schnittstelle (Avalon-ST) und Single-Root-I/O-Virtualisierung (SR-IOV) für PCI-Express-Lösungen – Benutzerhandbuch Intel Stratix
- Benutzerhandbuch für die Intel Stratix-10-Konfiguration über die Protokollimplementierung (CvP)
Benutzerhandbücher für Intel Arria 10 und Intel Cyclone 10 Geräte
- Benutzerhandbuch für PCI Express Intel Arria 10 und Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM)
- Benutzerhandbuch für Intel Arria 10 oder Intel Cyclone 10 GX Avalon Memory Mapped (Avalon-MM) DMA-Schnittstelle für PCI-Express-Lösungen
- Benutzerhandbuch für 10- und Intel Cyclone 10-GX-Avalon-ST-Schnittstelle für PCI-Express Intel Arria
- 10-Avalon-Streaming-Schnittstelle (Avalon-ST) mit SR-IOV PCIe-Lösungen – Benutzerhandbuch Intel Arria
- Intel® Quartus® Prime Pro Edition Benutzerhandbuch teilweise Neukonfiguration
- Intel Arria 10 CvP-Initialisierung und teilweise Neukonfiguration über PCI Express Benutzerhandbuch
Benutzerhandbücher für Designbeispiele
geräte Intel Agilex
Benutzerhandbücher für das F-Tile-Design-Beispiel
Benutzerhandbücher für R-Tile-Designbeispiele
Benutzerhandbücher für das P-Tile-Designbeispiel
- Benutzerhandbuch für Intel FPGA P-Tile Avalon Streaming (Avalon-ST) IP für PCI Express
- Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) IP für PCI-Express-Designbeispiel
- Benutzerhandbuch zum Beispiel für Mehrkanal-DMA für PCI Express IP-Design
Intel Stratix 10 Geräte
Benutzerhandbücher für das P-Tile-Designbeispiel
- Benutzerhandbuch für Intel FPGA P-Tile Avalon Streaming (Avalon-ST) IP für PCI Express
- Intel FPGA P-Tile Avalon Memory Mapped (Avalon-MM) IP für PCI-Express-Designbeispiel
- Benutzerhandbuch zum Beispiel für Mehrkanal-DMA für PCI Express IP-Design
Benutzerhandbücher für das L/H-Tile-Designbeispiel
- Benutzerhandbuch zum Beispiel für Mehrkanal-DMA für PCI Express IP-Design
- Intel Stratix Benutzerhandbuch für 10-Avalon-Streaming (Avalon-ST) IP für PCIe-Design
- Benutzerhandbuch für Intel Stratix 10-Avalon-MM-Hard-IP für PCIe-Design
Intel Arria 10 und Intel Cyclone 10 Geräte
- Benutzerhandbuch für Intel Arria 10 und Intel Cyclone 10 Avalon-ST Hard IP for PCIe Design
- Benutzerhandbuch für Intel Arria 10 und Intel Cyclone 10 Avalon-MM-Schnittstelle für PCIe-Designbeispiel
IP-Versionshinweise
geräte Intel Agilex
- P-Tile IP für PCI Express IP Core Versionshinweise
- Mehrkanal-DMA für PCI Express IP Versionshinweise
Intel Stratix 10 Geräte
- L/H-Tile Hard IP for PCI Express IP Core Versionshinweise
- P-Tile IP für PCI Express IP Core Versionshinweise
- Mehrkanal-DMA für PCI Express IP Versionshinweise
Intel Arria 10 und Intel Cyclone 10 Geräte
PHY-Schnittstelle für PCI Express (PIPE) mit dem nativen Intel Transceiver-PHY-IP-Kern
Sie können auch nur die physische Schicht von PCIe mit dem Transceiver Native PHY IP-Kern implementieren und zusammen mit den restlichen Protokollebenen, die als softe Logik in der FPGA Fabric implementiert sind, implementieren. Diese weiche Logik kann Ihr eigenes Design oder eine IP-Adresse eines Drittanbieters sein.
Weitere Informationen über den nativen Transceiver-PHY-IP-Kern finden Sie im PIPE-Kapitel der folgenden Benutzerhandbücher:
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 Geräte
Referenzdesigns
Intel Stratix 10 Geräte
- Gen3x16 Avalon-MM-DMA mit internem Speicher-Referenzdesign (AN 881)
- Gen3x16 Avalon-MM-DMA mit DDR4-Referenzdesign (AN 881)
- Gen3x16 Avalon-MM-DMA mit HBM2-Referenzdesign (AN 881)
- Gen3x16 mit dem Avery BFM für Simulation (AN 811)
- Gen3x8 Avalon-MM-DMA mit internem Speicher (Wiki)
- Gen3x8-Avalon-MM-DMA mit externem DDR3/DDR4-Speicher (AN 829)
- Gen3x8 Avalon-MM DMA für legacy Quartus® Version (AN 690)
- Gen3x8 teilweise Neukonfiguration über PCI-Express-Referenzdesign (AN 819)
Intel Arria 10 Geräte
- Gen3x8-Avalon-MM-DMA mit externem DDR3-Speicher (AN 708)
- Gen3x8-Avalon-MM-DMA-Referenzdesign mit internem Speicher (AN 690)
- Anleitungen zur Ausführung Avalon-MM DMA Design Part1 (Video)
- Anleitungen zur Ausführung Avalon-MM DMA Design Part2 (Video)
- Teilweise SoC-Hardware-Neukonfiguration
- Tutorial zur teilweisen Statischen Aktualisierung zur Neukonfiguration – nur Intel Arria 10 GX Gerät (AN 817)
- Teilkonfigurierung über PCIe (AN 813)
- Tutorial zur teilweisen Neukonfiguration – nur Intel Arria 10 GX Gerät (AN 806)
- Teilweise Neukonfiguration eines Designs – nur Intel Arria 10 GX Gerät (AN 797)
- Teilweise Neukonfiguration über PCIe (AN 784)
- Upto Gen2x8 PCIe-Root-Port mit MSI
Intel Cyclone 10 Geräte
Ältere Intel Geräte
3. IP-Integration
Weitere Informationen finden Sie im Abschnitt Erste Schritte und physical layout of Hard IP (Physisches Layout von harter IP) im Benutzerhandbuch Ihres gewählten IP-Kerns. Weitere Informationen finden Sie in den folgenden Dokumenten:
Intel Stratix 10 Geräte
- Implementierung von PCI Express (PIPE) im Abschnitt Intel Stratix 10 FPGA Transceiver im Benutzerhandbuch für Intel Stratix L- und H-Tile Transceiver PHY
- AN 778: Intel Stratix 10 Transceiver Nutzungsanwendungshinweis
Intel Arria 10 Geräte
Intel Cyclone 10 Geräte
Videos
Titel |
Beschreibung |
|---|---|
Erfahren Sie, wie Sie Ihr Intel Arria 10 Gerät mithilfe des PCIe-Protokolls konfigurieren. |
|
PCIe-Avalon-MM-Master-DMA-Referenzdesign in Intel Arria 10 Geräten (Teil 1) |
In diesem Teil 1-Video erfahren Sie, wie Sie die PCIe Avalon Memory Mapped (Avalon-MM) DMA-Referenzdesign-Hardware in Intel Arria 10 Geräten für die Betriebssysteme Linux und Windows einrichten. |
PCIe-Avalon-MM-Master-DMA-Referenzdesign in Intel Arria 10 Gerät (Teil 2) |
In diesem Teil-2-Video erfahren Sie, wie Sie die PCIe Avalon Memory Mapped Master DMA Referenzdesign-Hardware in Intel Arria 10 Geräten für das Linux- und Windows-Betriebssystem einrichten. |
5. Debugging
Versionshinweise zu den Kernen des geistigen Eigentums (IP)
geräte Intel Agilex
- P-Tile IP für PCI Express IP Core Versionshinweise
- Mehrkanal-DMA für PCI Express IP Versionshinweise
Intel Stratix 10 Geräte
- Intel Stratix 10-Kanal-DMA für PCI Express IP Versionshinweise
- L/H-Tile Hard IP for PCI Express IP Core Versionshinweise
- P-Tile IP für PCI Express IP Core Versionshinweise
Intel Arria 10 und Intel Cyclone 10 Geräte
Fehlerbaumanalyse-Leitfäden
Richtlinien für die FPGA-Ressourcenplatzierung
6. Weitere Ressourcen
Migration zu Intel Stratix 10 Geräten
Liste der PCIe-SIG Integratoren
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.