MAX® 10 FPGA Developer Center

Das FPGA Developer Center ist in branchenübliche Phasen unterteilt, die Ihnen verschiedene Ressourcen zur Verfügung stellen, um Ihr Intel® FPGA Design zu vervollständigen. Jeder Designschritt wird in den erweiterbaren Unterabschnitten mit Links beschrieben, die es Ihnen ermöglichen, die verschiedenen Geräteserien der Generation 10 auszuwählen und zwischen ihnen zu wechseln.

Agilex™ 7 Design-Hub Stratix® 10 Developer Center Arria® 10 Developer Center Cyclone® 10 Developer Center MAX® 10 Developer Center

1. Geräteinformationen

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise

Datenblatt für Intel® MAX® 10 FPGA Gerät

Intel MAX 10 Taktungs- und PLL-Benutzerhandbuch

Intel MAX 10 Analog-Digital-Wandler Benutzerhandbuch

Intel MAX 10 FPGA Geräteübersicht

Intel MAX 10 Benutzerhandbuch für Allzweck-I/O

Intel MAX 10 High-Speed LVDS I/O Benutzerhandbuch

Intel MAX 10 FPGA Konfiguration Benutzerhandbuch

Intel MAX 10 Energieverwaltung Benutzerhandbuch

Intel MAX 10 Embedded-Speicher Benutzerhandbuch

Intel MAX 10 FPGA Gerätearchitektur

Intel MAX 10 Benutzer-Flash-Speicher Benutzerhandbuch

Intel MAX 10 FPGA Signalintegritäts-Designrichtlinien

Pin-Anschlussrichtlinien für Intel MAX 10 FPGA Gerätefamilie

Intel MAX 10 FPGA Designrichtlinien

Intel FPGA Parallel Flash Loader IP Core Benutzerhandbuch

Intel FPGAs Remote Update IP Core Benutzerhandbuch

AN 286: Implementieren von LED-Treibern in der Intel FPGAs MAX-Reihe

AN 773: Drive-On-Chip Referenzdesign für Intel MAX 10 Geräte

AN 100: Systeminterne Programmierbarkeitsrichtlinien

AN 265: Verwendung der Intel FPGAs MAX-Reihe als Mikrocontroller-I/O-Expander

AN 294: Matrizen für Crosspoint-Switches in der Intel FPGAs MAX-Reihe

AN 425: Verwendung der Befehlszeilenlösung Jam STAPL für die Geräteprogrammierung

AN 447: Schnittstellen Intel FPGA Geräten mit 3,3/3,0/2,5 V LVTTL/LVCMOS E/A-Systemen

AN 486: SPI zu I2C mit Intel FPGAs MAX Reihe

AN 488: Schrittmotorsteuerung mit Intel FPGAs MAX-Reihe

AN 490: Intel FPGAs MAX-Reihe als Voltage Level Shifter

AN 491: Power Sequence Auto Start mit der Intel FPGAs MAX-Reihe

AN 492: CF+-Schnittstelle mit Intel FPGAs MAX-Reihe

AN 493: I2C-Batteriemessschnittstelle mit Intel FPGAs MAX-Reihe

AN 494: GPIO-Pinerweiterung über I2C-Bus-Schnittstelle in der Intel FPGAs MAX-Reihe

AN 495: IDE/ATA-Controller mit Intel FPGAs MAX-Reihe

AN 496: Verwendung des IP Core des internen Oszillators

AN 498: LED blinkt mit Power Sequencing in der Intel FPGAs MAX-Reihe

AN 500: NAND-Flash-Speicherschnittstelle mit Intel FPGAs MAX-Reihe

AN 501: Pulsweitenmodulation mit der Intel FPGAs MAX-Reihe

AN 502: Implementierung eines SMBus-Controllers in der Intel FPGAs MAX-Reihe

AN 509: Multiplexing von SDIO-Geräten mit der Intel FPGAs MAX-Reihe

AN 522: Implementieren von Bus-LVDS-Schnittstellen in unterstützten Intel FPGA Gerätefamilien

AN 630: Echtzeit-ISP und ISP-Klemme für die Intel FPGAs MAX-Reihe

AN 631: Ersetzen von seriellen EEPROMs durch Benutzer-Flash-Speicher in der Intel FPGAs MAX-Reihe

AN 741: Remote-System-Upgrade für Intel MAX 10 FPGA-Geräte über UART mit dem Nios® II-Prozessor

AN 752: Richtlinien für den Umgang mit dem Intel FPGAs Wafer Level Chip Scale Package (WLCSP)

AN 370: Verwendung des Intel FPGA Serial Flash Loader mit der Intel® Quartus® Prime Software
Alles anzeigen Weniger anzeigen

Designbeispiele

Intel MAX 10 FPGA Designbeispiele im Design Store
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Integration eines Analog-Digital-Wandlers in Intel MAX 10 Geräten

Einführung in die Analog-Digital-Wandlung in Intel MAX 10 Geräten

Einführung in das Remote-System-Upgrade in Intel MAX 10 Geräten

Remote-System-Upgrade in Intel® MAX® 10 Geräten

Verwendung des ADC Toolkit in Intel MAX 10 Geräten

Verwendung des Flash-Speichers der Intel MAX 10 User mit dem Nios II Prozessor

Verwendung des Flash-Speichers der Intel MAX 10 Benutzer

Intel MAX 10 FPGA Videos
Alles anzeigen Weniger anzeigen

Entwicklungskits

Intel MAX 10 FPGA Development Kit Benutzerhandbuch

Intel MAX 10 FPGA 10M50 Bewertungskit Benutzerhandbuch

Intel MAX 10 FPGA (10M08S, 144-EQFP) Evaluierungskit Benutzerhandbuch
Alles anzeigen Weniger anzeigen

Intel FPGA Wiki

Intel MAX 10 On-Chip Flash IP Lesevorgangsbeispiel
Alles anzeigen Weniger anzeigen

2. Schnittstellenprotokolle

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt
Externe Speicherschnittstelle

Benutzerhandbuch für die externe Intel MAX 10 Speicherschnittstelle

Externe Speicherschnittstellen IP Support-Center
Alles anzeigen Weniger anzeigen

Benutzerhandbücher/Anwendungshinweise
Ethernet

Intel FPGA Triple-Speed Ethernet IP Core – Benutzerhandbuch
Alles anzeigen Weniger anzeigen
Benutzerhandbücher
DSP

Anleitung für LDPC IP Core

Anleitung für ALTERA_CORDIC IP Core

BCH IP Core Benutzerhandbuch

FFT IP Core Benutzerhandbuch

Anleitung für FIR II IP Core

Anleitung für Viterbi IP Core

Anleitung für Turbo IP Core

Anleitung für High-Speed Reed-Solomon IP Core

Anleitung für Reed-Solomon II IP Core

Anleitung für NCO IP Core

Zufallszahlengenerator IP Core Benutzerhandbuch
Alles anzeigen Weniger anzeigen
Benutzerhandbücher
Eingebettet

Embedded Peripherie-IP – Benutzerhandbuch
Alles anzeigen Weniger anzeigen

Designbeispiele

Version

DDR3 SDRAM mit Board Test System Console

16.0

Intel MAX 10 DDR3-Design mit Debug-Funktion

16.0
Alles anzeigen Weniger anzeigen

Versionshinweise

Intel FPGA IP Versionshinweise
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Leitfaden für den neuen Spezifikationsschätzer für externe Speicherschnittstellen (EMIF)

Designrichtlinien für Intel MAX 10 External Memory Interface (EMIF)

Intel MAX 10 Implementierung und Debugging der externen Speicherschnittstelle (Teil 1)

Intel MAX 10 Implementierung und Debugging externer Speicherschnittstellen (Teil 2)
Alles anzeigen Weniger anzeigen

Intel FPGA Wiki

Designbeispiel – Intel MAX 10 DDR3 300 MHz UniPHY Half Rate x24
Alles anzeigen Weniger anzeigen

3. Entwurfsplanung

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt

Platform Designer Benutzerhandbuch

DSP Builder for Intel FPGAs

Intel MAX 10 FPGA Designrichtlinien
Alles anzeigen Weniger anzeigen

Designbeispiele

BluePrint-Referenzdesign Teil 1

BluePrint-Referenzdesign Teil 2
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Schnelles und einfaches I/O-Systemdesign mit BluePrint

Einführung von BluePrint Platform Designer für externe Speicherschnittstellendesigns Teil 1 von 2

Einführung von BluePrint Platform Designer für externe Speicherschnittstellendesigns Teil 2 von 2

AERP – Intel FPGAs EMIF (External Memory Interfaces) Ressourcen und Pin-Planungstool

Verwalten Sie Geräte-I/Os mit dem Pin-Planer-Tool in der Quartus II-Software
Alles anzeigen Weniger anzeigen

4. Designeintrag

Dokumentation

Die Intel Quartus Prime Pro Edition Software bietet einen ausgereiften Synthesizer, mit dem Sie Ihre Designs mit maximaler Flexibilität eingeben können. Wenn Sie mit diesen Sprachen noch nicht vertraut sind, können Sie Online-Beispiele oder integrierte Vorlagen verwenden, um Ihnen den Einstieg zu erleichtern.

Die Software Intel Quartus Prime Pro Edition bietet Verilog- und VHDL-Vorlagen für häufig verwendete Strukturen. Weitere Informationen zur Verwendung dieser Vorlagen finden Sie im Abschnitt "Verwenden bereitgestellter HDL-Vorlagen" im Intel Quartus Prime Pro-Handbuch.

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Whitepaper

Intel Quartus Prime Standard Edition Handbuch Band 1 Design und Synthese

Advanced Synthesis Kochbuch

Anwendung der Vorteile der Network-on-a-Chip-Architektur auf FPGA Systemdesign
Alles anzeigen Weniger anzeigen

Designbeispiele

Platform Designer Designbeispiele

Platform Designer Pro Tutorial Designbeispiel für Intel® Arria® 10 FPGA

Platform Designer Tutorial Designbeispiel für Intel Arria 10 FPGA

Platform Designer Tutorial Designbeispiel

VHDL-Beispiele

Verilog-Beispiele

Quartus Designbeispiele
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Verwendung der Quartus Prime-Software: Eine Einführung

Einführung in Verilog HDL

Verilog HDL – Grundlagen

Fortgeschrittene Verilog HDL Designtechniken

SystemVerilog mit der Quartus II Software

VHDL-Grundlagen

Einführung in Platform Designer

Platform Designer in der Intel Quartus Prime Pro Edition Software

Erstellen eines Systemdesigns mit Platform Designer: Erste Schritte

Verwendung der Spectra-Q-Synthese in der Quartus Prime-Software
Alles anzeigen Weniger anzeigen

Softwaredownloads

Download-Center für alle Versionen der Intel Quartus Prime Software
Alles anzeigen Weniger anzeigen

5. Simulation und Verifizierung

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise

Intel® Quartus® Prime Standard Edition Benutzerhandbuch: Simulation von Drittanbietern

Simulations-Quick-Start für ModelSim-Intel FPGA Edition

Simulation des a8237-Modells mit der Visual IP-Software

Avalon® Verifizierung IP Suite Benutzerhandbuch

Intel FPGA Softwareinstallation und -lizenzierung

Simulation des a8251-Modells mit der Visual IP-Software

Simulation des a8259-Modells mit der Visual IP-Software

Simulation des Reed-Solomon-Modells mit der Visual IP-Software

Simulation des Turbo-Encoder/Decoder-Modells mit der Visual IP-Software

AN 811: Verwendung des Avery BFM für PCI Express Gen3x16 Simulation auf Intel® Stratix® 10-Geräten

AN 720: Simulieren des ASMI-Blocks in Ihrem Design

AN 351: Simulation von Nios II Prozessordesigns

AN 508: Cyclone III Konstruktionsrichtlinien für simultanes Schaltrauschen (SSN)

AN 585: Simulations-Debugging mit Triple Speed Ethernet Testbench

Simulation von Intel FPGAs-Geräten mit IBIS-Modellen

Simulation von Intel FPGA Designs
Alles anzeigen Weniger anzeigen

Designbeispiele

Avalon Verifizierung IP Suite Designbeispiel
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Erweitertes Systemdesign mit Qsys: Systemverifizierung mit System Console

Erweitertes Systemdesign mit Qsys: Komponenten- und Systemsimulation

Avalon Verifizierungs-Suite

Generieren einer Testbench mit dem Intel FPGAs-ModelSim Simulation Tool

Einrichten von RTL-Simulationen in Quartus-, Qsys- und Drittanbieter-Simulatoren

Ping Pong PHY DDR3 Simulation
Alles anzeigen Weniger anzeigen

Intel FPGA Wiki

Simulation von Designs mit Qsys-Systemen der unteren Ebene

Intel Arria 10 EMIF-Simulationsleitfaden

DDR4-Simulationsrichtlinien

Einfachere Verkettung DMA Testbench-Beispiel
Alles anzeigen Weniger anzeigen

Softwaredownloads

Intel FPGA Entwicklungstools

Intel Quartus-Software
Alles anzeigen Weniger anzeigen

6. Implementierung und Optimierung

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt
Intel® Quartus® Prime Pro und Standard-Software-Benutzerhandbücher
Intel® MAX® CPLDs und FPGAs
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Die Intel Quartus Prime Software: Foundation (von Lehrern geleitet / virtuelles Training)

Die Quartus Prime Software: Foundation (Standard Edition) (Online-Schulung)
Alles anzeigen Weniger anzeigen

7. Timing-Analyse

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise

Überblick über die Timing-Analyse

Quartus II Scripting-Referenzhandbuch

SDC und TimeQuest API Referenzhandbuch

Intel Quartus Prime Timing Analyzer Kochbuch

AN 366: Grundlegendes zum I/O-Ausgangs-Timing für Intel FPGAs-Geräte

AN 471: Leistungsstarke FPGA-PLL-Analyse mit TimeQuest

AN 433: Einschränken und Analysieren von quellsynchronen Schnittstellen

AN 775: Richtlinien für die Generierung von I/O-Timing-Informationen
Alles anzeigen Weniger anzeigen

Designbeispiele

Designbeispiele für Timing Analyzer
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Erste Schritte mit dem TimeQuest Timing Analyzer
Intel® Quartus® Prime Pro Software Timing-Analyse – Teil 1: Timing-Analysator
Intel® Quartus® Prime Pro Software Timing-Analyse – Teil 2: SDC-Sammlungen
Intel® Quartus® Prime Pro Software Timing-Analyse – Teil 3: Taktbeschränkungen
Intel® Quartus® Prime Pro Software Timing-Analyse – Teil 4: E/A-Schnittstellen
Intel® Quartus® Prime Pro Software Timing-Analyse – Teil 5: Timing-Ausnahmen
Timing-Analyse: Vorlesung
Timing-Analyse: Praktische Übungen
Intel® FPGA zeitlicher Abschluss: Vortrag
Intel® FPGA Timing-Abschluss: Praktische Übung
Alles anzeigen Weniger anzeigen

Intel FPGA Wiki

Synchrone Quellschnittstellen zwischen Intel FPGAs

Quellsynchrone Analyse mit TimeQuest

Einschränken von Edge Aligned Source Synch-Eingabeschnittstellen in TimeQuest

Einschränken von zentrumsorientierten, synchronen Quelleingabeschnittstellen in TimeQuest

DDR Timing mit TimeQuest
Alles anzeigen Weniger anzeigen

8. On-Chip-Debugging

Dokumentation

Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise

Analysieren und Debuggen von Designs mit der System Console

Intel FPGAs Virtual JTAG (Intel FPGAs_virtual_jtag) IP-Kern Benutzerhandbuch

FPGA-adaptives Software-Debugging und Leistungsanalyse

System Trace Macrocell bietet große Vorteile für Hochleistungs-SoC System-Debugging

Intel FPGA USB-Download-Kabel Benutzerhandbuch

Intel FPGA Download Cable II Benutzerhandbuch

EthernetBlaster Kommunikationskabel Benutzerhandbuch

BSDL-Unterstützung

AN 827: Einheitliches Tool zum Generieren von Programmierdateien

AN 323: Verwendung von SignalTap II Embedded Logic Analyzern in SOPC Builder Systems, Design-Dateien

AN 446: Debugging Nios II Systemen mit dem SignalTap II Logikanalysator

AN 799: Schnelles Intel Arria 10-Design-Debugging mit Signalprobe und schneller Neukompilierung

AN 693: Remote-Hardware-Debugging über TCP/IP für Intel FPGAs SoC

AN 541: SerialLite II Hardware-Debugging-Anleitung

AN 543: Debuggen Nios II Software mit dem Lauterbach-Debugger

AN 585: Simulations-Debugging mit Triple Speed Ethernet Testbench

AN 624: Debuggen mit der Systemkonsole über TCP/IP
Alles anzeigen Weniger anzeigen

Schulungen und Videos

Debuggen der Integrität der JTAG-Kette

On-Chip-Debugging von Speicherschnittstellen-IP in Intel Arria 10-Geräten

SoC-Hardware-Übersicht: Systemverwaltung, Debugging und Allzweck-Peripheriegeräte

Die Quartus Software Debugging Tools

JTAG-Ketten-Debugger-Tool

Quartus in Systemen Quellen und Sonden Debug-Flow

U-Boot-Konsole und FDT-Debugging

Einrichten und Debuggen von Quartus Floating-Lizenzen

Quartus II Netlist Viewer: Werkzeuge, die bei der Analyse und dem Debugging Ihrer Designs helfen

Intel Arria 10 Temperatursensor-Debugging

Verwendung des Soft Nios Prozessors zum Debuggen Intel Arria 10 externen Speicherschnittstellen

Debuggen des Problems mit der Synchronisierung von Intel FPGAs-Triple-Speed-Ethernet-Links

Schnelles Abgreifen von Signalen mit SignalProbe in der Intel FPGAs Quartus II Software

Verstehen und Verwenden von USB Blaster und JTAG zur Konfiguration von Intel FPGAs

Ausführen des SoC-Preloaders mit dem ARM* DS-5* Debugger

Intel FPGAs Transceiver Loopback mit systeminternen Quellen und Sonden

Debugging-Techniken für Qsys- und Nios-basierte Bare-Metal-Systeme
Alles anzeigen Weniger anzeigen

Intel FPGA Wiki

Debuggen von Apps

Entwicklungs-Mainboards und -Kits

DisplayPort MegaCore Debug-Checkliste

Systemkonsole

Low Latency Ethernet 10G MAC Debug-Checkliste

SDI II MegaCore Debug-Checkliste

10 Gbit/s Ethernet MAC Debug-Checkliste

Intel Arria 10 EMIF Debug-GUI

Intel Arria 10 Debuggen mehrerer EMIFs
Alles anzeigen Weniger anzeigen

Softwaredownloads
Intel Quartus Prime-Software
Supportcenter für Intel® FPGA-Lizenzierung
Fragen und Antworten zur Lizenzierung

Informationen zu Kabel- und Adaptertreibern
Alles anzeigen Weniger anzeigen

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.