Gerätekonfiguration – Support-Center
Das Device Configuration Support Center bietet Dokumentation und Schulungen zur Auswahl eines Designs und zur Implementierung von Konfigurationsfunktionen.
Hier finden Sie Informationen zum Auswählen, Entwerfen und Implementieren von Konfigurationsschemata und -funktionen. Es gibt auch Richtlinien zum Aufrufen Ihres Systems und zum Debuggen der Konfigurationslinks. Diese Seite ist in Kategorien unterteilt, die von Anfang bis Ende an einem Konfigurationssystem-Designablauf ausgerichtet sind.
Support-Ressourcen für Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10 Geräte finden Sie auf den folgenden Seiten. Suchen Sie für andere Geräte über die folgenden Links: Dokumentation, Schulungskurse, Intel® FPGA Kurzvideos, Intel® FPGA Designbeispiele und FPGA Wissensdatenbank.
1. Gerätespezifische Konfigurationsdetails
Tabelle 1: Übersicht über Konfigurationsschemata und Funktionen
Konfigurationsschemata | fürdie Gerätefamilie | Konfigurationsfunktionen | |||||||
---|---|---|---|---|---|---|---|---|---|
Schema |
Datenbreite |
Max. Taktrate |
Max. Datenrate |
Designsicherheit |
Partielle Neukonfiguration (2) |
Remote-Systemupdate |
Störungen bei einem einzelnen Ereignis |
Konfiguration über Protokoll |
|
Intel Agilex® 7 |
Avalon®-Streaming |
32 Bit |
125 MHz |
4000 Mbit/s |
√ |
√ |
Paralleler Flash-Lader II IP-Core |
√ |
N/A |
16 Bit |
125 MHz |
2000 Mbit/s |
√ |
√ |
|||||
8 Bit |
125 MHz |
1000 Mbit/s |
√ |
√ |
|||||
Aktiv seriell (AS) |
4 Bit |
166(1) MHz |
664 Mbit/s |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 Bit |
30 MHz |
30 Mbit/s |
√ |
√ |
N/A |
√ |
N/A |
|
Intel® Stratix® 10 |
Avalon®-ST |
32 Bit |
125 MHz |
4000 Mbit/s |
√ |
√ |
Paralleler Flash-Lader II IP-Core |
√ |
N/A |
16 Bit |
125 MHz |
2000 Mbit/s |
√ |
√ |
|||||
8 Bit |
125 MHz |
1000 Mbit/s |
√ |
√ |
|||||
Aktiv seriell (AS) |
4 Bit |
125(1) MHz |
500 Mbit/s |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 Bit |
30 MHz |
30 Mbit/s |
√ |
√ |
N/A |
√ |
N/A |
|
Intel® Arria® 10 |
Konfiguration über HPS |
32 Bit |
100 MHz |
3200 Mbit/s |
√ |
√ |
über HPS |
√ |
N/A |
16 Bit |
100 MHz |
1600 Mbit/s |
√ |
||||||
Schnelle passive Parallele (FPP) |
32 Bit |
100 MHz |
3200 Mbit/s |
√ |
√ |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
|
16 Bit |
100 MHz |
1600 Mbit/s |
√ |
||||||
8 Bit |
100 MHz |
800 Mbit/s |
√ |
||||||
Aktiv seriell (AS) |
4 Bit |
100 MHz |
400 Mbit/s |
√ |
√(3) |
√ |
√ |
√ |
|
1 Bit |
100 MHz |
100 Mbit/s |
√ |
||||||
Passiv seriell (PS) |
1 Bit |
100 MHz |
100 Mbit/s |
√ |
√(3) |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
|
JTAG |
1 Bit |
33 MHz |
33 Mbit/s |
|
√(3) |
N/A |
√ |
N/A |
|
Intel® Cyclone® 10 GX |
Schnelle passive Parallele (FPP) |
32 Bit |
100 MHz |
3200 Mbit/s |
√ |
√ |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
16 Bit |
100 MHz |
1600 Mbit/s |
√ |
||||||
8 Bit |
100 MHz |
800 Mbit/s |
√ |
||||||
Aktiv seriell (AS) |
4-Bit |
100 MHz |
400 Mbit/s |
√ |
√(3) |
√ |
√ |
√ |
|
1 Bit |
100 MHz |
100 Mbit/s |
√ |
||||||
Passiv seriell (PS) |
1 Bit |
100 MHz |
100 Mbit/s |
√ |
√(3) |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
|
JTAG |
1 Bit |
33 MHz |
33 Mbit/s |
N/A |
√(3) |
N/A |
√ |
N/A |
|
Intel® Cyclone® 10 LP |
Schnelle passive Parallele (FPP) |
8 Bit |
66(4)/100(6) MHz |
528(4)/800(6) Mbps |
N/A |
N/A |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
Passiv seriell (PS) |
1 Bit |
66(4)/133(5) MHz |
66(4)/133(5) Mbps |
N/A |
N/A |
Paralleler Flash-Loader IP-Core |
√ |
N/A |
|
Aktiv seriell (AS) |
1 Bit |
40 MHz |
40 Mbit/s |
N/A |
N/A |
√ |
√ |
N/A |
|
JTAG |
1 Bit |
25 MHz |
25 Mbit/s |
N/A |
N/A |
N/A |
√ |
N/A |
|
Notizen:
|
2. Konfigurationsschemata und IP
Konfigurations-Benutzerhandbücher
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Konfiguration über HPS
Konfigurieren Sie den FPGA Teil des SoC-Geräts mithilfe des Hard Processor System (HPS)
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
- Intel Stratix 10 SoC FPGA Boot – Benutzerhandbuch
- Intel Stratix 10 Hard Prozessorsystem Technisches Referenzhandbuch
Intel Arria 10 Geräte
Schnelle passive Parallelschaltung
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
Aktiv seriell
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
AN 370: Verwendung des Intel FPGA Serial Flash Loader IP Core mit der Intel® Quartus® Prime Software
AN 418: SRunner: Eine Embedded-Lösung für die Programmierung serieller Konfigurationsbausteine
Passiv seriell
Intel Arria 10 GX-Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
JTAG
Intel Agilex® 7 Geräte
- Benutzerhandbuch für die Intel Agilex® 7 Konfiguration
- AN 936: Ausführen von SDM-Befehlen über JTAG-Schnittstelle
Intel Stratix 10 Geräte
- Intel Stratix 10 Konfiguration Benutzerhandbuch
- AN 936: Ausführen von SDM-Befehlen über JTAG-Schnittstelle
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
3. Erweiterte Konfigurationsfunktionen
Gerätesicherheit
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Weitere Ressourcen:
Partielle Neukonfiguration
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
- IP-Benutzerhandbuch für partielle Neukonfigurationslösungen
- AN 825: Partielle Neukonfiguration eines Designs auf Intel Stratix 10 GX FPGA Entwicklungsboard
- AN 826: Hierarchische partielle Neukonfiguration Tutorial für Stratix 10 GX FPGA Entwicklungsboard
- AN 818: Tutorial zur partiellen Neukonfiguration statischer Updates für Stratix 10 GX FPGA-Entwicklungsboard
- AN 819: Partielle Neukonfiguration über PCI Express*-Referenzdesign für Intel Stratix 10-Geräte
- AN 820: Hierarchische partielle Neukonfiguration über PCI Express Referenzdesign für Intel Stratix 10-Geräte
Intel® Arria® 10 Geräte
- IP-Benutzerhandbuch für partielle Neukonfigurationslösungen
- Arria® 10 CvP Initialisierung und partielle Rekonfiguration über Protokoll Benutzerhandbuch
- AN 817: Tutorial zur partiellen Neukonfiguration statischer Updates für Arria 10 GX FPGA-Entwicklungsboard
- AN 798: Partielle Neukonfiguration mit dem Arria 10 HPS
- AN 797: Partielle Neukonfiguration eines Designs auf Intel Arria 10 GX FPGA Entwicklungsboard
- AN 784: Partielle Rekonfiguration über PCI Express Referenzdesign für Intel Arria 10-Geräte
- AN 805: Hierarchische partielle Neukonfiguration eines Designs auf Intel Arria 10 SoC-Entwicklungsboard
- AN 806: Tutorial zur hierarchischen partiellen Neukonfiguration für Intel Arria 10 GX FPGA-Entwicklungsboard
- AN 813: Hierarchische partielle Neukonfiguration über PCI Express Referenzdesign für Arria 10-Geräte
Intel® Cyclone®10 GX-Geräte
Weitere Ressourcen:
- Intel Quartus Prime Pro Edition Benutzerhandbuch: Partielle Neukonfiguration
- Benutzerhandbuch für Intel Quartus Prime Standard Edition: Partielle Neukonfiguration
- Intel Quartus Prime Standard Edition Benutzerhandbuch: Partielle Neukonfiguration Intel FPGA IP
- Partielle Neukonfiguration IP Core Benutzer-Guide.pdf
Remote-System-Upgrade
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
- Intel Stratix 10 Konfiguration Benutzerhandbuch
- Beispiel für ein Tcl-Skript
- Intel Stratix 10 SoC Remote System Update (RSU) Benutzerhandbuch
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
Single-Event-Upset (SEU) Abschwächung
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
- Handbuch für Intel Arria 10 Core Fabric und Allzweck-I/Os
- AN 737: SEU-Erkennung und Wiederherstellung in Intel Arria 10-Geräten
- Entschärfung von Einzelereignis-Upsets in Arria 10-Geräten (Video)
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Weitere Ressourcen:
Konfiguration über Protokoll (CvP)
Konfiguration über die Protokoll-Support-Seite
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
- Arria 10 CvP Initialisierung und partielle Rekonfiguration über PCI Express* Benutzerhandbuch
- Software-Treibercode
Intel Cyclone 10 GX-Geräte
Flash-Zugangs-IP
Intel Agilex® 7 Geräte
- Benutzerhandbuch für Mailbox Client Intel FPGA IP
- Benutzerhandbuch für Mailbox Avalon ST Client Intel FPGA IP
- AN 932: Richtlinien für die Migration des Flash-Zugriffs von steuerblockbasierten Geräten zu SDM-basierten Geräten
Intel Stratix 10 Geräte
- Benutzerhandbuch für Mailbox Client Intel FPGA IP
- Serial Flash Mailbox Client Intel FPGA IP Benutzerhandbuch
- AN 932: Richtlinien für die Migration des Flash-Zugriffs von steuerblockbasierten Geräten zu SDM-basierten Geräten
Intel Arria 10 Geräte
- Benutzerhandbuch für die generische serielle Flash-Schnittstelle Intel FPGA IP Core
- Benutzerhandbuch für die Parallel-Intel FPGA IP-Kern-Schnittstelle (ASMI)
- Benutzerhandbuch für die aktive serielle Speicherschnittstelle (ASMI) Parallel II Intel FPGA IP Core
- AN 720: Simulieren des ASMI-Blocks in Ihrem Design
Intel Cyclone 10 GX-Geräte
- Benutzerhandbuch für die generische serielle Flash-Schnittstelle Intel FPGA IP Core
- Active Serial Memory Interface (ASMI) Parallel I Intel® FPGA IP Core Benutzerhandbuch
- Benutzerhandbuch für die aktive serielle Speicherschnittstelle (ASMI) Parallel II Intel FPGA IP Core
- AN 720: Simulation des aktiven ASMI-Blocks (Serial Memory Interface) in Ihrem Design
Intel Cyclone 10 LP-Geräte
- Benutzerhandbuch für die generische serielle Flash-Schnittstelle Intel FPGA IP Core
- Benutzerhandbuch für die Parallel-Intel FPGA IP-Kern-Schnittstelle (ASMI)
- Benutzerhandbuch für die aktive serielle Speicherschnittstelle (ASMI) Parallel II Intel FPGA IP Core
- AN 720: Simulation des aktiven ASMI-Blocks (Serial Memory Interface) in Ihrem Design
Chip-ID IP
Intel Agilex® 7 Geräte
- Benutzerhandbuch für Mailbox Client Intel FPGA IP
- Benutzerhandbuch für Mailbox Avalon ST Client Intel FPGA IP
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
4. Intel® Quartus® Software-Design-Flow von Prime
Tabelle 2: Gerätekonfigurationseinstellungen und Generierung von Programmierdateien
Themenbeschreibung | |
---|---|
Allgemeine Einstellung |
|
Konfigurationseinstellung |
|
Einstellung für Programmierdateien |
|
Andere Optionale erweiterte Funktionseinstellung |
|
Generieren von Konfigurations- und Programmierdateien |
|
Wo finde ich Informationen zu Gerätekonfigurationseinstellungen und zur Generierung von Konfigurations- und Programmierdateien?
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
5. Board-Design
Wo finde ich Informationen zu den Designrichtlinien für die Gerätekonfiguration?
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
- AN 738: Intel Arria 10 Konstruktionsrichtlinien für Bauelemente
- AN 763: Designrichtlinien für Arria 10 SoC-Geräte
Intel Cyclone 10 GX-Geräte
Wo finde ich Informationen zu den Verbindungsrichtlinien für die Konfigurations-Pin?
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Wo finde ich Informationen zu den Konfigurationsspezifikationen?
Die Konfigurationsspezifikation im Gerätedatenblatt gibt die folgenden Spezifikationen an:
- Timing-Spezifikationen für Konfigurations-Control-Pins
- Zeit-/Leistungsangaben für jedes der unterstützten Konfigurationsschemata
- Bitstromgrößen der Konfiguration
- Schätzung der Konfigurationszeit für jedes der unterstützten Konfigurationsschemata
Intel Agilex® 7 Geräte
Intel Stratix 10 Geräte
Intel Arria 10 Geräte
Intel Cyclone 10 GX-Geräte
- Datenblatt für Intel Cyclone 10 GX-Gerät
- Handbuch für Intel Cyclone 10 GX Core Fabric und Allzweck-I/Os
Intel Cyclone 10 LP-Geräte
6. Debuggen
Das Konfigurations-Debugger-Tool unterstützt Sie beim Debuggen von Programmier- und Konfigurationsproblemen. Dieses Tool wird ab der Intel® Quartus® Prime Pro Edition Programmer Version 21.3 unterstützt.
AN 955: Konfigurations-Debugger-Tool des Programmierers
Fehlerbehebung bei der FPGA Konfiguration
Intel Agilex® 7 und Intel Stratix 10-FPGA-Systemkonsolen-Debugging-Tool mit JTAG
Intel Stratix 10 FPGA SDM Debug Toolkit hilft Ihnen beim Debuggen Ihrer Konfigurationsprobleme.
- Es ist in der Intel Quartus Prime Pro Edition Software v18.1 und höher verfügbar.
Suchen Sie nach einem Tool zum Debuggen von Konfigurationsfehlern / Designsicherheit / zyklischer Redundanzprüfung (CRC) zur Fehlererkennung auf Intel® Arria® 10 Geräten?
- Um dieses Konfigurationsdiagnosetool zu erhalten, wenden Sie sich bitte an Ihren Intel® Vertriebsmitarbeiter.
Sie können diese Problembehandlung oder Fehlerbaumanalyse verwenden, um mögliche Ursachen von Konfigurationsfehlern zu identifizieren.
Wissensdatenbank-Lösung
Gehen Sie zur Wissensdatenbank und geben Sie die Schlüsselwörter des Problems ein, mit dem Sie konfrontiert sind, um die Lösung zu finden.
Konfigurationsgeräte
Tabelle 3 - Intel® FPGA Konfigurationsgeräte
Kompatibilität der Konfigurationsgerätefamilie | Kapazität | , Paketspannung | FPGA Produktfamilie | |
---|---|---|---|---|
EPCQ-A† | 4 MB – 32 MB | SOIC mit 8-Pins | 3,3 V | Kompatibel mit Stratix® V, Arria® V, Cyclone® V, Intel® Cyclone® 10 LP und früheren FPGA-Familien. |
EPCQ-A† | 64 MB – 128 MB | SOIC mit 16-Pins | 3,3 V | Kompatibel mit Stratix® V, Arria® V, Cyclone® V, Intel® Cyclone® 10 LP und früheren FPGA-Familien. |
Hinweise: † EPCQ-A-Reihe wird ab der Intel® Quartus® Prime Standard Edition Software v17.1 unterstützt. Für die Unterstützung von Produktfamilien, die nicht in Version 17.1 enthalten sind, stellen Sie eine Serviceanfrage. Siehe auch Konfigurationsgeräte. |
Tabelle 4: Von Intel unterstützte Konfigurationsgeräte von Drittanbietern
Intel FPGA | Hersteller-Teilenummer | Byte-Adressierung | Dummy-Takteinstellungen | Permanenter Quad-aktivierter Flash? | Support-Kategorie | |||
---|---|---|---|---|---|---|---|---|
Präfix | Suffix | ASx1 | ASx4 | |||||
Intel Agilex | Mikron | MT25QU128 | ABA8E12-0AAT | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Von Intel getestet und unterstützt |
MT25QU256 | ABA8E12-0AAT | |||||||
MT25QU512 | ABB8E12-0AAT | |||||||
MT25QU01G | BBB8E12-0AAT | |||||||
MT25QU02G | CBB8E12-0AAT | |||||||
Macronix(10) | MX25U12835F | XDI-10G | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Von Intel getestet und unterstützt | |
MX25U25643G | XDI00 | Bekannt zu funktionieren(13) | ||||||
MX25U25645G | XDI00 | Von Intel getestet und unterstützt | ||||||
MX25U51245G | XDI00 | |||||||
MX66U1G45G | XDI00 | |||||||
MX66U2G45G | XRI00 | |||||||
ISSI | IS25WP256E | -RHLE | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
IS25WP512M | -RHLE | |||||||
IS25WP01G | -RHLE(22) | |||||||
Gigagerät | GD25LB512ME | BFRY(23) | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
GD25LT512ME | BIRY(23) | |||||||
GD55LB01GE | BIRY(23) | |||||||
GD55LT01GE | BFRY(23) | |||||||
GD55LB02GE | BIR(23) | |||||||
Winbond | W25Q512NW | FIA(23) | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
Intel Stratix 10 | Mikron | MT25QU128 | ABA8ESF-0SIT | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Es ist bekannt, dass es funktioniert(11) |
MT25QU256 | ABA8E12-1SIT | |||||||
MT25QU512 | ABB8ESF-0SIT | |||||||
MT25QU01G | BBB8ESF-0SIT | Von Intel getestet und unterstützt | ||||||
MT25QU02G | CBB8E12-0SIT | Es ist bekannt, dass es funktioniert(11) | ||||||
Macronix(10) | MX25U12835F | MI-100 | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Es ist bekannt, dass es funktioniert(11) | |
MX25U25643G | XDI00 | Bekannt zu funktionieren(13) | ||||||
MX25U25645G | XDI00 | |||||||
MX25U51245G | XDI00 | |||||||
MX66U51235F | XDI-10G | Es ist bekannt, dass es funktioniert(11) | ||||||
MX66U1G45G | XDI00 | |||||||
MX66U2G45G | XRI00 | Von Intel getestet und unterstützt | ||||||
ISSI | IS25WP256E | -RHLE | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
IS25WP512M | -RHLE | |||||||
IS25WP01G | -RILE(22) | |||||||
Gigagerät | GD25LB512ME | BFRY(23) | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
GD25LT512ME | BIRY(23) | |||||||
GD55LB01GE | BIRY(23) | |||||||
GD55LT01GE | BFRY(23) | |||||||
GD55LB02GE | BIR(23) | |||||||
Winbond | W25Q512NW | FIA(23) | 3-Byte(1) | N/A | Hinweis(14) | Nein(6) | Bekannt zu funktionieren(13) | |
Intel Arria 10, Intel Cyclone 10 GX | Mikron | MT25QU256 | ABA8E12-1SIT | 4 Byte (4) | Artikel 10 Absatz 4 | Artikel 10 Absatz 4 | Nein(6) | Es ist bekannt, dass es funktioniert(11) |
MT25QU512 | ABB8ESF-0SIT | Bekannt zu funktionieren(13) | ||||||
MT25QU512 | ABB8E12-0SIT | Bekannt für funktionierende(12) | ||||||
MT25QL512 | ABA8ESF-0SIT | |||||||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QU01G | BBB8ESF-0SIT | Bekannt zu funktionieren(13) | ||||||
MT25QU01G | BBB8E12-0SIT | Bekannt für funktionierende(12) | ||||||
MT25QU01G | BBA8E12-0SIT | |||||||
MT25QU02G | CBB8E12-0SIT | Bekannt zu funktionieren(13) | ||||||
Macronix | MX25U256 | 45GXDI54(3) | 4 Byte (5) | Artikel 10 Absatz 5 | Artikel 10 Absatz 5 | Ja(6) | Es ist bekannt, dass es funktioniert(11) | |
MX25U512 | 45GXDI54(3) | |||||||
MX25U512 | 45GMI00(18) | 3-Byte(1) | Artikel 8 Absatz 1 | Artikel 6 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | ||
MX66L512 | 35FMI-10G(19) | |||||||
MX66U1G | 45GXDI54(3) | 4 Byte (5) | Artikel 10 Absatz 5 | Artikel 10 Absatz 5 | Ja(6) | Es ist bekannt, dass es funktioniert(11) | ||
MX66L1G | 45GMI-10G(20) | 3-Byte(1) | Artikel 8 Absatz 1 | Artikel 6 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | ||
MX66U2G | 45GXRI54(3) | 4 Byte (5) | Artikel 10 Absatz 5 | Artikel 10 Absatz 5 | Ja(6) | Es ist bekannt, dass es funktioniert(11) | ||
Cypress/Infineon | S25FS512 | SDSBHV210 | 3-Byte(1)(2) | Artikel 8 Absatz 1 | Artikel 6 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | |
S25FL512 | AGMFI011 | |||||||
S70FL01G | SAGMFI011 | |||||||
Cyclone-V-, Cyclone-V-SoC, Arria-V-, Arria-V-SoC, Stratix V | Mikron | MT25QL128 | ABA8ESF-0SIT | 3-Byte(1) | Artikel 12 Absatz 4 | Artikel 12 Absatz 4 | Nein(6) | Bekannt zu funktionieren(13) |
MT25QU128 | ABA8ESF-0SIT | 3-Byte(1) | Artikel 10 Absatz 1 | Artikel 10 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | ||
MT25QU256 | ABA8ESF-0SIT | |||||||
MT25QL256 | ABA8ESF-0SIT | 4 Byte (4) | 4(4) | Artikel 10 Absatz 4 | Nein(6) | Bekannt zu funktionieren(13) | ||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QL512 | ABA8ESF-0SIT | 3-Byte(1) | Artikel 10 Absatz 1 | Artikel 10 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | ||
MT25QL01G | BBB8ESF-0SIT | 4 Byte (4) | 4(4) | Artikel 10 Absatz 4 | Nein(6) | Bekannt zu funktionieren(13) | ||
MT25QL02G | CBB8E12-0SIT | Es ist bekannt, dass es funktioniert(11) | ||||||
Macronix | MX25L128 | 33FMI-10G(15) | 3-Byte(1)(2) | Artikel 8 Absatz 1 | Artikel 6 Absatz 1 | Nein(6) | Bekannt zu funktionieren(13) | |
MX25L256 | 45GMI-08G(16) | |||||||
MX25L256 | 35FMI-10G(16) | Bekannt für funktionierende(12) | ||||||
MX25L512 | 45GMI-08G(15) | Bekannt zu funktionieren(13) | ||||||
MX66L512 | 35FMI-10G(15) | Bekannt für funktionierende(12) | ||||||
MX25U512 | 45GMI00(16) | |||||||
MX25U512 | 45GXDI00(16) | |||||||
MX66L1G | 45GMI-10G(16) | |||||||
MX66U2G | 45GXR100(15) | |||||||
Cypress/Infineon | S25FL128 | SAGMFI000 | 3-Byte(1)(2) | Artikel 8 Absatz 1 | Artikel 6 Absatz 1 | Nein(6) | Bekannt zu funktionieren(13) | |
S25FL256 | SAGMFI000 | |||||||
S25FL512 | SAGMFI010 | |||||||
S25FL512 | SAGMFIG11 | Bekannt für funktionierende(12) | ||||||
S70FL01G | SAGMFI011(17) | |||||||
Gigagerät | GD25Q127 | CFIG(15) | 3-Byte(1)(2) | Artikel 8 Absatz 1 | Artikel 4 Absatz 1 | Nein(6) | Bekannt für funktionierende(12) | |
GD25Q256 | DFIG(15) | |||||||
Cyclone 10 LP | Mikron | MT25QL128 | ABA8ESF-0SIT | 3-Byte(1)(2) | Artikel 8 Absatz 1 | N/A | Nein(6) | Es ist bekannt, dass es funktioniert(11) |
MT25QL256 | ABA8ESF-0SIT | |||||||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QL01G | BBB8ESF-0SIT | |||||||
MT25QL02G | CBB8E12-0SIT | |||||||
Macronix | MX25L128 | 33FMI-10G | 3-Byte(1)(2) | Artikel 8 Absatz 1 | N/A | Nein(6) | Es ist bekannt, dass es funktioniert(11) | |
MX25L256 | 45GMI-08G | |||||||
MX25L512 | 45GMI-08G | |||||||
Cypress/Infineon | S25FL128 | SAGMFI000 | 3-Byte(1)(2) | Artikel 8 Absatz 1 | N/A | Nein(6) | Es ist bekannt, dass es funktioniert(11) | |
S25FL256 | SAGMFI000 | |||||||
S25FL512 | SAGMFI0I0 | |||||||
Tabelle 3 zeigt die Kriterien für Konfigurationsgeräte von Drittanbietern, die von Intel Quartus Convert Programming File Tools/Programming File Generator und Quartus Programmer Version 21.3 Pro Edition und 20.1 Standard Edition unterstützt werden. Von Intel getestet und unterstützt: Diese Geräte werden mit Intel FPGA Tools Regressionstests unterzogen und ihre Verwendung wird vom technischen Support der Intel FPGA umfassend unterstützt. Bekannte Funktion: Diese Geräte werden von Intel Quartus Convert Programming File Tools oder Programming File Generator Tools und Quartus Programmer Version 21.3 Pro Edition oder 20.1 Standard Edition oder neueren Versionen unterstützt. Für Geräte, die nicht explizit in der Liste Konfigurationsgeräte in den Programmdateigenerator-Tools aufgeführt sind, können Sie ein benutzerdefiniertes Gerät mithilfe der verfügbaren Menüoptionen definieren. |
Notizen:
- Verwenden Sie die Standardeinstellung der Konfigurationsgeräte.
- Bei der Durchführung eines Remote-System-Upgrades muss die Startadresse der Images auf die ersten 128 MB festgelegt werden.
- Intel Arria 10 und Intel Cyclone 10 GX Geräte unterstützen nur Macronix-Konfigurationsgeräte mit den Teilenummern MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 MX66U2G45GXRI54.
- Intel Quartus Programmierer stellt das nichtflüchtige Konfigurationsregister während des Programmiervorgangs ein. Benutzer müssen das Register manuell einstellen, wenn sie einen Programmierer eines Drittanbieters verwenden.
- Die Konfigurationsgeräte sind dauerhaft auf diesen Wert festgelegt, der Benutzer hat nicht die Möglichkeit, diese Einstellung zu ändern.
- Intel Quartus Programmierer gibt den Befehl zur Aktivierung des Quad-Modus aus
- Diese Konfigurationsbausteine werden vom älteren ASMI Parallel I Intel FPGA IP Kern und ASMI Parallel II Intel FPGA IP nicht unterstützt. Informationen zu einem neuen Design finden Sie unter Generic Serial Flash Interface Intel FPGA IP Core.
- AS x 1 - Unterstützung für aktive serielle Konfiguration mit einer Datenbreite von 1 Bit
- AS x 4 - Aktives serielles Konfigurationsschema unterstützt 4 Bit Datenbreite
- Intel Stratix 10 und Intel Agilex® 7 Geräte unterstützen keine Macronix-Konfigurationsgeräte mit den Teilenummern MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 und MX66U2G45GXRI54.
- Getestet mit FPGA Konfiguration.
- Getestet mit HPS.
- Getestet mit FPGA Konfiguration und HPS.
- FPGA Boot-ROM einen normalen READ-Vorgang durchführt, um die Firmware zu laden, die der erste Teil des Bitstroms ist, liest es nach dem Laden der Firmware die vom Flash-Anbieter definierte SFDP-Tabelle (Serial Flash Discovery Parameter), um die Anzahl der Dummy-Taktzyklen für die Durchführung eines Quad-I/O-FAST-READ-Vorgangs zum Laden des restlichen Bitstroms zu bestimmen.
- U-Boot-Updates erforderlich. U-Boot wird zum Blinken verwendet.
- U-Boot-Updates erforderlich.
- Zwei Chip-Auswahl. HPS Flash Programmer und BootROM verwenden nur CS0.
- U-Boot-Modifikationen erforderlich
- Programmiert mit U-Boot
- Programmiert mit modifiziertem U-Boot
- S70FS01G ist nicht kompatibel mit Intel Arria 10 und Intel Cyclone 10 GX-Geräten.
- Sie müssen das neue Flash-Speicher-Konfigurationsgerät basierend auf der Vorlage für den Programmierablauf definieren: Geräte-ID = 0x9d 0x70 0x1b, Gerätedichte = 1024 MB, Geräte-Die-Gesamt = 1, Vorlage für den Programmierablauf = Macronix. Weitere Informationen zum Hinzufügen eines benutzerdefinierten Flash-Geräts finden Sie im Benutzerhandbuch für den allgemeinen Flash-Programmierer: Intel Quartus Prime Pro Edition.
- Sie müssen das neue Flash-Speicher-Konfigurationsgerät basierend auf der Vorlage für den Programmierablauf definieren: Geräte-ID = 0x00 0x00 0x00, Gerätedichte = 512 MB / 1024 MB / 2048 MB, Gesamtgeräte-Die=1, Vorlage für den Programmierablauf = Macronix. Weitere Informationen zum Hinzufügen eines benutzerdefinierten Flash-Geräts finden Sie im Benutzerhandbuch für den allgemeinen Flash-Programmierer: Intel Quartus Prime Pro Edition.
- Sie müssen das neue Flash-Speicher-Konfigurationsgerät basierend auf der Vorlage für den Programmierablauf definieren: Sie müssen dem Programmierer ein Teil hinzufügen: Geräte-ID = 0x9d 0x70 0x1b, Gerätedichte = 1024 MB, Geräte-Die-Wert = 1, Vorlage für den Programmierablauf = Issi. Weitere Informationen zum Hinzufügen eines benutzerdefinierten Flash-Geräts finden Sie im Benutzerhandbuch für den allgemeinen Flash-Programmierer: Intel Quartus Prime Pro Edition.
Designbeispiele und Referenzdesigns
Intel Agilex® 7 Geräte
- Intel Agilex® 7 Mailbox Client Intel FPGA IP Core Designbeispiel (QSPI Flash-Zugriff und Remote System Update)
- Chip-ID-Lesen mit AVST Mailbox IP in Intel Agilex® 7
- Intel Agilex® 7 P-Tile CvP Beispieldesign für den Initialisierungsmodus
Intel Stratix 10 Geräte
- Stratix 10 Mailbox Client Intel FPGA IP Core Designbeispiel (QSPI Flash-Zugriff und Remote System Update)
- Designbeispiel für die Intel Stratix 10 CvP-Initialisierung
- Intel Stratix 10 H-Tile CvP Designbeispiel
- Intel Stratix 10 H-Tile CvP Beispieldesign für den Initialisierungsmodus
- Intel Stratix 10 H-Tile CvP Beispieldesign für Update-Modus
- Stratix 10 Serial Flash Mailbox Client Intel FPGA IP Core Designbeispiel
Intel Arria 10 Geräte
- CvP-Beispieldesigns für Arria 10 GX FPGA Entwicklungskit (FPGA Wiki)
- Intel Arria 10 Remote System Update (RSU) mit Avalon-MM-Schnittstelle (FPGA Wiki)
- Board-Update-Portal mit EPCQ Flash-Speicher Referenzdesign
- Anpassbarer Flash-Programmierer für Arria 10
Intel Cyclone 10 GX-Geräte
Intel Cyclone 10 LP-Geräte
Tabelle 5 - Schulungskurse und Videos
Videotitel |
Beschreibung |
---|---|
Einführung in die Konfiguration von Intel® FPGAs | Lernen Sie die Konfigurationsschemata, Lösungen, Funktionen und Tools kennen, die für die Konfiguration von Intel FPGAs und die Programmierung von Konfigurationsgeräten verfügbar sind. |
Erfahren Sie mehr über die Unterschiede zwischen allen Konfigurationsschemata, die zur Konfiguration von Intel FPGAs verwendet werden können. |
|
Erfahren Sie mehr über die einzigartigen Konfigurationsfunktionen der Intel Stratix 10-Geräte. |
|
Erfahren Sie, wie Sie eine RSU in einem Intel MAX 10-Gerät einrichten und ausführen. |
|
Erstellen eines Bootloaders der zweiten Stufe für Intel FPGA-SoCs |
Lernen Sie den Ablauf und die verfügbaren Tools kennen, um die Boot-Software der zweiten Stufe schnell anzupassen und zu generieren. |
Erfahren Sie, wie Sie Intel® Arria® 10 SoC-FPGAs mit einem verschlüsselten und/oder signierten Boot-Image der zweiten Stufe generieren und programmieren. |
|
Entschärfung von Einzelereignis-Upsets in Intel Arria 10 und Intel Cyclone 10 GX-Geräten |
Lernen Sie die Funktionen der Intel® Arria® 10 und Intel Cyclone 10 GX-Gerätefamilien kennen, die bei der Entwicklung Ihrer eigenen SEU-Minderungslösung verwendet werden können. |
SEU-Mitigation in Intel FPGA-Geräten: Hierarchische Kennzeichnung |
Erfahren Sie, wie Sie Ihre Sensitivitätsverarbeitungslösung verbessern können, indem Sie die SEU-Minderungstechnik (Single Event Upset) mit einer Funktion namens Hierarchie-Tagging ergänzen. |
Erfahren Sie mehr über den IP-Core für die Fehlerinjektion und die Fehlerinjektions-Debugger-Software, um die Failure in Time (FIT) Rate zu reduzieren. |
|
Erfahren Sie, wie Sie den Generic Serial Flash Interface Intel FPGA IP Core verwenden, um beliebige Flash-Geräte vom Typ Serial Peripheral Interface (SPI) zu programmieren. |
|
SoC Hardware Overview: Flash-Controller und Schnittstellenprotokolle |
Erfahren Sie mehr über das Hard Processor Subsystem (HPS) der Cyclone V, Arria V und Arria 10 SoCs. Die Online-Schulung beinhaltet Informationen zu den nichtflüchtigen Speichercontrollern und den verschiedenen Schnittstellenprotokollen. |
Partielle Neukonfiguration für Intel FPGA Geräte: Einführung und Projektaufgaben |
Schulung zur partiellen Neukonfiguration Teil 1 von 4. Dieser Teil der Schulung führt Sie in die PR-Funktion und den allgemeinen Designablauf für ein PR-Design ein. Außerdem erfahren Sie mehr über die Zuweisung von Designpartitionen und Logiksperrbereichen, die erforderlichen Aufgaben für die Implementierung eines PR-Designs und Empfehlungen für die Grundplanung eines Designs für PR. |
Partielle Neukonfiguration für Intel FPGA Geräte: Designrichtlinien und Hostanforderungen |
Schulung zur partiellen Neukonfiguration Teil 2 von 4. In diesem Teil der Schulung werden die Richtlinien für die Erstellung eines PR-Designs erläutert, einschließlich der Erstellung einer Port-Obermenge und einer Freeze-Logik. Außerdem werden die Anforderungen an einen PR-Host, die Logik, die dem statischen Bereich des Designs hinzugefügt wird, oder ein externes Gerät zur Steuerung von PR-Vorgängen erörtert. |
Partielle Neukonfiguration für Intel FPGA Geräte: PR Host-IP und Implementierungen |
Partielle Neukonfiguration Schulung Teil 3 von 4. In diesem Teil der Schulung werden alle in der Intel Quartus Prime Software enthaltenen PR-IP behandelt, einschließlich der PR-Controller-IP, der Region-Controller-IP und der Freeze Bridge-IP. Sie werden auch sehen, wie Sie diese IP verwenden, um entweder ein internes oder externes Host-Design zu implementieren. |
Partielle Neukonfiguration für Intel FPGA Geräte: Ausgabedateien und Demonstration |
Schulung zur partiellen Neukonfiguration Teil 4 von 4. In diesem letzten Teil der Schulung wird der gesamte Designablauf für ein PR-Projekt erläutert. Es betrachtet auch die Dateien, die aus dem Flow ausgegeben werden. Ebenfalls enthalten ist eine Demonstration eines vollständigen und funktionalen PR-Designs mit dem Intel Arria 10 GX Entwicklungskit. |
Tabelle 6 - Weitere Videos
Videotitel |
Beschreibung |
---|---|
Implementierung eines partiellen Rekonfigurationsdesigns in Qsys für Intel FPGAs |
Sehen Sie sich dieses Video an, um zu erfahren, wie Sie das partielle Rekonfigurationsdesign in Qsys für Intel FPGAs implementieren. |
Sehen Sie sich dieses Video an, um zu erfahren, wie Sie die Remote-System-Upgrade-Funktion auf Intel Cyclone 10 LP ausführen FPGA |
|
Sehen Sie sich dieses Video an, um zu erfahren, wie Sie Ihr Intel Arria 10-Gerät mithilfe des PCIe-Protokolls konfigurieren. |
|
So passen Sie die JAM-Datei für mehrere JTAG-Geräte in einer einzigen JTAG-Kette an Teil1 |
Sehen Sie sich dieses Video an, um mehr über die Anpassung von JAM-Dateien für ein Board mit JTAG-Ketten für mehrere Geräte zu erfahren. |
Anpassen der JAM-Datei für mehrere JTAG-Geräte in einer einzigen JTAG-Kette Teil 2 |
Sehen Sie sich dieses Video an, um mehr über die Anpassung von JAM-Dateien für ein Board mit JTAG-Ketten für mehrere Geräte zu erfahren. |
Sehen Sie sich dieses Video an, um mehr über andere Konfigurationsschemata als die übliche JTAG-Konfiguration zu erfahren. Darüber hinaus behandelt dieses Video den IP-Kern des seriellen Flash-Laders (SFL). |
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.