Intel® SoC-FPGA Bare-Metal-Entwicklercenter

1. Voraussetzungen

Erstellen Sie Ihr My Intel Konto

• Erstellen Sie Ihr My Intel-Konto auf der Seite My Intel.
• Mit Ihrem My Intel Konto können Sie Serviceanfragen einreichen, sich für Kurse registrieren, Software herunterladen, auf Ressourcen, Schulungen und mehr zugreifen.

Überlegungen zum Entwurf

Was ist Bare-Metal?

• Bare Metal stellt die eigentlichen Registerschnittstellen und Hardware-Features des Prozessorsystems dar.
  
• Bare-Metal-Entwicklung verwendet eine Software-Laufzeitumgebung, die kein Betriebssystem oder RTOS verwendet.
• In Bare-Metal-Konfigurationen kann das HPS von SoC-FPGAs verwendet werden. Intel bietet HWLIBs an, die aus High-Level-APIs und Low-Level-Makros bestehen, mit denen Sie die meisten HPS-Peripheriegeräte trainieren können.

Warum Bare-Metal?

• Die Vorteile eines Bare-Metal-Ansatzes sind:
• Absolute Kontrolle über die Hardware
• Gesteigerte Effizienz
• Minimale Größe (sowohl Flash- als auch Speicherbedarf)
• Keine Abhängigkeit von anderen Quellcodes oder Bibliotheken
• Einfacherer formaler Nachweis der Korrektheit und Durchführung einer Code-Coverage-Analyse
• Weitere Gründe für die Wahl der Bare-Metal-Entwicklung sind:
• Sie müssen das Board-Bring-up durchführen und sich jeweils auf ein Peripheriegerät konzentrieren
• Notwendigkeit der Wiederverwendung von vorhandenem Legacy-Code, der bereits als Bare-Metal-Code entwickelt wurde
• Mangelnde Erfahrung mit einem Betriebssystem oder RTOS

Bare-Metal-Überlegungen

Um eine Bare-Metal-Anwendung für das HPS zu entwickeln, müssen Sie mit der Entwicklung von Laufzeitfunktionen vertraut sein, um sicherzustellen, dass Ihre Anwendung die in Ihrem CPU-Subsystem verfügbaren Ressourcen effizient nutzt. Beispiele für das, was erforderlich sein kann, sind wie folgt:

• Fundierte Kenntnisse der Hardware-Plattform
  
• Entwickeln von Laufzeitfunktionen zum Verwalten des Prozesses zwischen dem Kern und dem Cache-Subsystem, wenn Sie das CPU-Subsystem vollständig nutzen möchten, da eine typische Bare-Metal-Anwendung nur einen einzigen Kern verwendet
• Entwickeln von Funktionen zum Verwalten und Planen von Prozessen, zum Verarbeiten der Kommunikation zwischen Prozessen und zum Synchronisieren von Ereignissen in Ihrer Anwendung

Wenn Ihr geplantes Projekt keinen Aufwand zulässt, der erforderlich sein kann, um sich mit den oben genannten Punkten vertraut zu machen, wird empfohlen, dass Sie die Verwendung einer kommerziellen Linux*- oder RTOS-Lösung in Betracht ziehen.

Entwurfsflussdiagramm

Das typische Design-Flussdiagramm für die Bare-Metal-Entwicklung ist unten dargestellt:

Eine Zusammenfassung des Flusses lautet wie folgt:

• Beginnen Sie mit einem Hardware-Design, das Folgendes umfasst:
• HPS-Konfiguration: Takteinstellungen, Pin-Multiplexing und -Konfiguration, DDR-Einstellungen, angeschlossene Peripheriegeräte usw.
• FPGA-Fabric-Inhalt: IP-Kerne, die im FPGA instanziiert werden, und FPGA-Pin, Speichercontroller und PLL-Konfiguration (Phase-Locked Loop)
• Das Hardware-Design wird mit den Intel® FPGA Complete Design Suite-Tools kompiliert, die die folgenden Dateien generieren:

• SOF-Datei: Wird verwendet, um die FPGA-Fabric durch verschiedene Methoden zu konfigurieren - externer Programmierer, externer Flash, HPS-Bootloader oder sogar HPS-Anwendung
• Handoff: Enthält Informationen, die vom Second Stage Bootloader Generator verwendet werden, um den Bootloader zu erstellen, der auf dem HPS verwendet wird
• SOPCINFO-Datei: kann verwendet werden, um automatisch Header-Dateien mit den FPGA-Soft-IP-Adressen zu erstellen
• SVD-Datei: enthält Informationen über die FPGA-Soft-IP-Register, so dass der ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition Debugger sie während des Debuggens in einem benutzerfreundlichen Format anzeigen kann
• Der Benutzer schreibt benutzerdefinierten Quellcode mit Hilfe der HWLIBs und möglicherweise unter Verwendung der FPGA-IP-Adressheaderdateien
• Anwender kompiliert die Bare-Metal-Anwendung mit Hilfe der Bare-Metal-Compiler
• Der Benutzer debuggt die Bare-Metal-Anwendung mit dem ARM DS-5 Intel SoC FPGA Edition

2. Erste Schritte

Zielplatine auswählen

• Wir empfehlen, Ihre Entwicklung mit einem von Intel bereitgestellten SoC Development Kit zu beginnen, da die Bare-Metal-Beispiele für die ersten Schritte auf diese Boards ausgerichtet sind.
• Um die verfügbaren SoC-FPGA-Boards anzuzeigen, gehen Sie zur Webseite All Development Kits und klicken Sie auf "SoC Series Kits".

Installieren Sie Intel SoC FPGA EDS

• Das Intel SoC FPGA EDS bietet wesentliche Werkzeuge, die für die gesamte SoC-FPGA-Entwicklung benötigt werden, einschließlich Bare-Metal-Geräte. Weitere Informationen finden Sie auf der Übersichtsseite.
• Laden Sie das Intel SoC FPGA EDS aus dem Download Centerherunter.
• Befolgen Sie diese Anweisungen, um das Intel SoC FPGA EDS zu installieren.
• Wenn der ARM DS-5 Intel SoC FPGA Edition zum Debuggen und/oder Verfolgen von Bare-Metal-Anwendungen verwendet wird, müssen Sie eine Lizenz erwerben. Die Lizenz ist in der Regel im Lieferumfang Ihres Intel SoC FPGA Development Kits enthalten. Weitere Informationen finden Sie in den Anweisungenzur Lizenzeinrichtung des SoC EDS-Benutzerhandbuchs .

Auswählen von Buildtools

• Der Intel SoC FPGA EDS bietet die folgenden Bare-Metal-Build-Tools:
• Intel SoC FPGA Version von Mentor CodeSourcery – GCC-basiert, keine Lizenz erforderlich
• ARM Compiler 5 – Lizenz im Lieferumfang der Intel SoC FPGA EDS Lizenz enthalten
• Andere Build-Tool-Suiten, die auf ARM-Plattformen abzielen, können verwendet werden - gehen Sie auf die Ecosystem-Webseite und klicken Sie auf "Dev Tools", um mehr zu sehen.
• Die Beispielprojekte für die ersten Schritte sind sowohl für GCC- als auch für ARMCC-Compiler verfügbar, die als Teil des Intel SoC FPGA EDS bereitgestellt werden.

Auswählen von Debug- und Ablaufverfolgungstools

• Der Intel SoC FPGA EDS enthält den ARM DS-5 Intel SoC FPGA Edition, der das Debugging und Tracing von Bare-Metal-Programmen vollständig unterstützt – Lizenz erforderlich
• Andere Build-Tool-Suiten, die auf die ARM-Plattform abzielen, können verwendet werden - gehen Sie zur Ökosystem-Webseite und klicken Sie auf "Dev Tools"
• Die Beispielprojekte für die ersten Schritte verwenden ARM DS-5 Intel SoC FPGA Edition sowohl zum Debuggen als auch zur Ablaufverfolgung

Üben der Anwendung "Erste Schritte"

• Eine Beispielanwendung für die ersten Schritte ist für Cyclone V-, Arria V- und Intel® Arria® 10-Geräte verfügbar, die sowohl ARMCC- als auch GCC-Compiler unterstützen.
• In der Beispielanwendung wird Folgendes ausgeführt:
• HPS SDRAM, MMU, Caches,
• HPS-Timer, Interrupts
• HPS-zu-FPGA-Brücken
• FPGA soft IP: SysID
• FPGA-Interrupts
• Verwenden Sie die folgenden Links, um die gewünschte Version herunterzuladen:

Die Beispielanwendung ist hier mit den folgenden Anleitungen für die ersten Schritte dokumentiert:

• Richten Sie das Board ein
• Übersicht über Die Beispielanwendung
• Importieren des Anwendungsprojekts
• Erstellen der Anwendung
• Konfigurieren des FPGA
• Ausführen des Bootloaders
• Debuggen der Anwendung
• Peripherieregister anzeigen
• Ausführen der Programmablaufverfolgung
• Cross-Triggering durchführen

3. Erstellen Eines eigenen Projekts

Arten von Bare-Metal-Projekten

Es gibt zwei verschiedene Arten von Projekten, die von der ARM DS-5 Intel SoC FPGA Edition verwaltet werden können:

• Makefile-basierte Projekte: Das Projekt wird durch manuelles Bearbeiten des Makefiles verwaltet, und die ARM DS-5 Intel SoC FPGA Edition ruft einfach "make all" und "make clean" auf diesem Makefile auf, um Ihr Projekt zu erstellen bzw. zu bereinigen.
  
• Plugin-basierte Projekte: Der ARM DS-5 Intel SoC FPGA Edition verwaltet Ihr Projekt vollständig, einschließlich der zu kompilierenden Dateien, Compileroptionen, Erstellung und Bereinigung.

Der Vorteil eines Makefile-basierten Projekts besteht darin, dass es alle anderen Tools aufrufen kann, nicht nur den Bare-Metal-Compiler, und somit mehr Flexibilität bietet. Der einzige Vorteil der Verwendung eines Plugin-basierten Projekts besteht darin, dass die Einstellungen von der grafischen Oberfläche arm DS-5 Intel SoC FPGA Edition aus leicht zugänglich sind, anstatt das Makefile mit einem Texteditor zu bearbeiten.

Empfohlene Methode zum Erstellen eines eigenen Projekts

Wir empfehlen, mit dem bereitgestellten Skript zu beginnen, um Ihr Plugin-basiertes oder Makefile-basiertes Projekt automatisch zu erstellen. Vollständige Anweisungen finden Sie hier.

Das Skript führt die folgenden Aktionen aus:

• Projektordner erstellen
• Erstellen Sie eine C-Projektdatei mit allen erforderlichen Kompilierungseinstellungen
• Erstellen Sie eine einfache Haupt.c Datei, die einfach eine "Hallo Welt" -Nachricht ausgibt
• Bringen Sie alle relevanten HWLIBs-Dateien ein
• Erstellen Sie die Datei system.h mit den Basisadressen der FPGA-Fabric-Peripheriegeräte (erfordert die erste Installation der Intel® Quartus® Prime-Software, andernfalls wird dieser Schritt übersprungen)
• Erstellen einer Debugkonfiguration zum Debuggen der Anwendung
• Erstellen einer Debugkonfiguration zum Ausführen des Bootloaders [optional]
• Erstellen eines externen Tool-Launchers zum Konfigurieren des FPGA-Fabric aus dem ARM DS-5 Intel SoC FPGA Edition [optional]
• Erstellen Sie bei Bedarf einen externen Tool-Launcher zum erneuten Generieren der Datei system.h [optional]

Beachten Sie, dass alle im Abschnitt Erste Schritte beschriebenen Projekte für die ersten Schritte mit dieser Methode erstellt wurden.

Alternative Methoden zum Erstellen des Projekts

Sie können auch eigene Projekte mit den folgenden Alternativen erstellen:

• Option 1: Erstellen Sie manuell ein Makefile und folgen Sie dann diesen Anweisungen, um das Projekt im ARM DS-5 Intel SoC FPGA Edition als Makefile-basiertes Projekt zu aktivieren. Das manuelle Erstellen des Makefiles würde den Rahmen dieses Handbuchs sprengen und erfordert, dass Sie sich mit allen Build-Tools und deren Optionen vertraut machen. Wenn ein Makefile erforderlich ist, besteht die empfohlene Methode darin, das bereitgestellte Skript zum Erstellen zu verwenden.
  
• Option 2:Erstellen Sie manuell ein Plugin-basiertes Projekt von Grund auf neu, indem Sie diese Anweisungen befolgen. Dies besteht darin, die Prozedur, der das bereitgestellte Skript folgt, manuell zu reproduzieren, um das Projekt zu erstellen. Beachten Sie, dass das Skript mehr Features bietet und die empfohlene Methode zum Erstellen des Projekts ist. Diese Option dient nur als Referenz.
• Option 3:Beginnen Sie mit einem vorhandenen Projekt und passen Sie es an Ihre Bedürfnisse an. Dies kann insbesondere für kurze Tests und Experimente durchgeführt werden, aber diese Methode wird nicht empfohlen.

4. Beispiele

Welche Bare-Metal-Beispiele sind verfügbar?

A. Erste Schritte mit Bare-Metal-Anwendungen,die auf Intel SoC Development Boards abzielen und Folgendes ausüben:

• HPS-SDRAM
  
• HPS MMU und Caches
• HPS-Timer mit Interrupts
• FPGA-IP: SysID und PIO – Drucktasten, duale DIP-Schalter (In-Line Package) und LEDs
• FPGA-Interrupts

B. Bare-Metal-Beispiele, die im Intel SoC FPGA EDS enthalten sindund auf Intel SoC Development Boards abzielen und unter <SoC FPGA Installation Folder>\embedded\examples\software\ verfügbar sind:

C. Zusätzliche Bare-Metal-Beispiele,die auf Intel SoC-Entwicklungsboards abzielen und auf der Seite Designbeispieleverfügbar sind, die alle den GCC-Compiler verwenden:

Implementieren von Execute in Place (XIP) auf Cyclone V-FPGAs

Vollständige Anweisungen zum Ausführen einer Bare-Metal-Anwendung über QSPI-Flash finden Sie auf der Cyclone V QSPI XIP Example Design-Seite im Intel FPGA Wiki.

So booten Sie Bare-Metal-Anwendungen auf Cyclone V-FPGAs

Beispiele zum Booten einer Cyclone V-SoC-Bare-Metal-Anwendung finden Sie im Kapitel Application Note 709, Boot Examples von:

• SD/MMC
  
• QSPI
• FPGA

5. Zusätzliche Ressourcen

Support-Ressourcen

Hilfe ist nur einen Klick entfernt! Die Support-Ressourcen bieten technische Online-Ressourcen, von Schulungen über Designbeispiele bis hin zu Foren, die Sie durch jeden Schritt des Designprozesses führen.

Wissensdatenbank

Die Knowledge Base bietet eine Vielzahl von Supportlösungen, Referenzartikeln, Fehlermeldungen und Anleitungen zur Problembehandlung und ist auch vollständig durchsuchbar.

Intel Community

Intel Community ist eine Community-Website, die die Zusammenarbeit zwischen Intel FPGA-Benutzern ermöglicht. Schauen Sie sich die Abschnitte "Embedded Design Suite (EDS)" und "SoC Discussion" an. Verwenden Sie die Suchmaschine, um relevantes Material zu finden. Sie werden auch ermutigt, zu aktualisieren und beizutragen.

Mein Intel

Mit Ihrem My Intel Konto können Sie eine Serviceanfrage einreichen, um Hilfe zu bestimmten Themen zu erhalten. Sie können es auch verwenden, um sich für Schulungskurse zu registrieren und auf andere Ressourcen zuzugreifen. Eine Registrierung ist zunächst erforderlich.

Grundlegendes Lernen - Trainingskurse

Im Folgenden finden Sie grundlegende Schulungskurse, die Sie absolvieren können, bevor Sie mit Ihrer Bare-Metal-Entwicklung beginnen.

Grundlegendes Lernen - Intel SoC FPGA EDS Benutzerhandbuch

Das SoC EDS-Benutzerhandbuch ist ein grundlegendes Dokument, in dem alle Intel SoC FPGA EDS-Tools und -Komponenten beschrieben werden. Wir empfehlen dringend, die folgenden Abschnitte zu lesen, die für die Bare-Metal-Entwicklung relevant sind:

Grundlegendes Lernen - Erste Schritte mit Intel SoC FPGA EDS

Die SoC EDS Getting Started Guides im Intel FPGA Wiki sind eine Reihe grundlegender Anweisungen, die Ihnen den Einstieg in das Intel SoC FPGA EDS erleichtern.

Zusätzliche Dokumentation und Ressourcen

Technische Referenzhandbücher

Technische Referenzhandbücher enthalten detaillierte Beschreibungen der Hardware, einschließlich des Verhaltens, der Basisadressen, der Interruptzuordnung und der Steuer-/Statusregister für alle Peripheriegeräte.

SoC-Dokumentationsseiten

Die SoC-Dokumentationsseiten bieten bequem einen einzigen Ort für den Zugriff auf alle relevanten SoC-Dokumentationen, z. B. technische Referenzhandbücher, Datenblätter und Anwendungshinweise.

Zusätzliche Ressourcen