Intel® SoC FPGA Bare-metal-Entwicklerzentrum
Ressourcen, die Ihnen den Einstieg und die Einarbeitung in die Bare-Metal-Entwicklung auf Intel SoC-FPGAs erleichtern.
Bei der Bare-Metal-Entwicklung wird eine Software-Laufzeitumgebung verwendet, die weder ein Betriebssystem noch ein Echtzeitbetriebssystem (RTOS) verwendet. In einer Bare-Metal-Konfiguration kann das Hard Processing System (HPS) von SoC FPGAs verwendet werden. Intel bietet Hardware-Bibliotheken (HWLIBs) an, die aus allgemeinen Programmierschnittstellen (APIs) und Low-Level-Makros bestehen, mit denen Sie die meisten HPS-Peripheriegeräte trainieren können.
Über die unten stehenden Links können Sie auf verschiedene Ressourcen zugreifen, die Ihnen den Einstieg in die Bare-Metal-Entwicklung auf Intel® SoC-FPGAs erleichtern. Wenn Sie zum ersten Mal Benutzer sind, empfehlen wir, die Ressourcen linear zu befolgen.
1. Voraussetzungen
Erstellen Sie Ihr My Intel-Konto
- Erstellen Sie Ihr My Intel-Konto auf der " My Intel"-Seite.
- Mit Ihrem My Intel-Konto können Sie Serviceanfragen einreichen, sich für Kurse anmelden, Software herunterladen, auf Ressourcen und Schulungskurse zugreifen und vieles mehr.
Designüberlegungen
Was ist Bare-Metal?
- Bare Metal stellt die eigentlichen Registerschnittstellen und Hardwarefunktionen des Prozessorsystems dar.
- Bei der Bare-Metal-Entwicklung wird eine Software-Laufzeitumgebung verwendet, die weder ein Betriebssystem noch ein Echtzeitbetriebssystem verwendet.
- In Bare-Metal-Konfigurationen kann der HPS von SoC FPGAs verwendet werden. Intel bietet HWLIBs an, die aus High-Level-APIs und Low-Level-Makros bestehen, mit denen Sie die meisten HPS-Peripheriegeräte trainieren können.
Warum Bare-Metal?
- Die Vorteile eines Bare-Metal-Ansatzes sind:
- Absolute Kontrolle über die Hardware
- Gesteigerte Effizienz
- Minimale Größe (sowohl Flash- als auch Speicherbedarf)
- Keine Abhängigkeit von anderen Quellcodes oder Bibliotheken
- Einfacherer formaler Nachweis der Korrektheit und Durchführung einer Codeabdeckungsanalyse
- Weitere Gründe für die Auswahl der Bare-Metal-Entwicklung sind:
- Sie müssen das Mainboard-Bring-Up durchführen und sich jeweils auf ein Peripheriegerät konzentrieren
- Vorhandener Legacy-Code, der bereits als Bare-Metal entwickelt wurde, muss wiederverwendet werden
- Mangelnde Erfahrung mit einem Betriebssystem oder RTOS
Bare-Metal-Überlegungen
Um eine Bare-Metal-Anwendung für den HPS zu entwickeln, müssen Sie mit der Entwicklung von Laufzeitfunktionen vertraut sein, um sicherzustellen, dass Ihre Anwendung die in Ihrem CPU-Subsystem verfügbaren Ressourcen effizient nutzt. Beispiele für das, was erforderlich sein kann, sind wie folgt:
- Fundierte Kenntnisse der Hardware-Plattform
- Entwicklung von Laufzeitfunktionen zur Verwaltung des Prozesses zwischen dem Kern und dem Cache-Subsystem, wenn Sie das CPU-Subsystem voll ausnutzen möchten, da eine typische Bare-Metal-Anwendung nur einen einzigen Kern verwendet
- Entwicklung von Funktionen zum Verwalten und Planen von Prozessen, zum Verarbeiten der Kommunikation zwischen Prozessen und zum Synchronisieren von Ereignissen innerhalb Ihrer Anwendung
Wenn Ihr geplantes Projekt keinen Aufwand erfordert, um sich mit den oben genannten Punkten vertraut zu machen, wird empfohlen, eine kommerzielle Linux* oder RTOS-Lösung in Betracht zu ziehen.
Alternative |
Vorteile |
Kommentare |
---|---|---|
Linux | Netzwerke, Speicher, Multitasking, Interprozesskommunikation, Synchronisierung und mehr. | Sie müssen kein Linux-Kernel-Experte sein, um Linux in Ihrem Projekt zu verwenden. Sie können beispielsweise eine Linux-Anwendung im Benutzerbereich schreiben und direkt auf die Register für FPGA geistiges Eigentum (IP) zugreifen, ähnlich wie sich eine Bare-Metal-Anwendung verhalten würde. |
RTOS | Multicore-Verarbeitung, Multitasking, Interprozesskommunikation und Synchronisierung, je nach RTOS. | Die Verwendung eines einfachen Echtzeitbetriebssystems ist einfach. Es ist vergleichbar mit der Verwendung der C-Bibliotheken von Funktionen, die bereits implementiert sind, anstatt diese Funktionen selbst zu schreiben. |
Bootloader | Schnellere Bootzeit und Zugriff auf die bereits im Bootloader implementierten Funktionen, wie z. B. Massenspeicher und Netzwerktechnik | Folgende Bootloader stehen zur Verfügung: |
Design-Flussdiagramm
Das typische Design-Flussdiagramm für die Bare-Metal-Entwicklung ist unten dargestellt:
Eine Zusammenfassung des Ablaufs sieht wie folgt aus:
- Beginnen Sie mit einem Hardware-Design, das Folgendes umfasst:
- HPS-Konfiguration: Takteinstellungen, Pin-Multiplexing und -Konfiguration, DDR-Einstellungen, angeschlossene Peripheriegeräte usw.
- FPGA-Fabric-Inhalte: Im FPGA instanziierte IP-Cores sowie FPGA-Pin, Speichercontroller und PLL-Konfiguration (Phase-Locked Loop)
- Das Hardware-Design wird mit den Tools der Intel® FPGA Complete Design Suite kompiliert, die die folgenden Dateien generieren:
- SOF-Datei: wird verwendet, um die FPGA Fabric mit verschiedenen Methoden zu konfigurieren – externer Programmierer, externer Flash, HPS-Bootloader oder sogar HPS-Anwendung
- Übergabe: enthält Informationen, die vom Bootloader-Generator der zweiten Stufe verwendet werden, um den Bootloader zu erstellen, der auf dem HPS verwendet wird
- SOPCINFO-Datei: kann verwendet werden, um automatisch Header-Dateien mit den FPGA Soft-IP-Adressen zu erstellen
- SVD-Datei: enthält Informationen über die FPGA Soft-IP-Register, damit der ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition-Debugger sie während des Debuggens in einem benutzerfreundlichen Format anzeigen kann
- Der Benutzer schreibt benutzerdefinierten Quellcode mit Hilfe der HWLIBs und möglicherweise unter Verwendung der FPGA IP-Adress-Header-Dateien
- Der Benutzer kompiliert die Bare-Metal-Anwendung mit Hilfe der Bare-Metal-Compiler
- Der Benutzer debuggt die Bare-Metal-Anwendung mithilfe der ARM DS-5 Intel SoC FPGA Edition
2. Erste Schritte
Ziel-Mainboard auswählen
- Wir empfehlen, die Entwicklung mit einem von Intel bereitgestellten SoC Development Kit zu beginnen, da die Bare-Metal-Beispiele für erste Schritte auf diese Mainboards ausgerichtet sind.
- Um die verfügbaren SoC FPGA Boards zu sehen, besuchen Sie Intel® FPGA Boards.
Installieren Intel SoC FPGA EDS
- Das Intel SoC FPGA EDS bietet wichtige Tools, die für die gesamte Entwicklung von SoC-FPGA erforderlich sind, einschließlich Bare-Metal-Lösungen. Weitere Informationen finden Sie unter Embedded-Software und Tools für Intel® SoC FPGA .
- Laden Sie die Intel® SoC FPGA Embedded Development Suite (SoC EDS) Pro Edition aus dem FPGA Download Center herunter.
- Installationsprozess und Installation der Tools für Intel SoC FPGA EDS.
- Wenn die ARM DS-5 Intel SoC FPGA Edition zum Debuggen und/oder Nachverfolgen von Bare-Metal-Anwendungen verwendet wird, müssen Sie eine Lizenz erwerben. Die Lizenz ist in der Regel beim Kauf des Intel SoC FPGA Development Kits enthalten. Weitere Informationen finden Sie in der Intel® SoC FPGA Embedded Development Suite (SoC EDS) Anleitung zum Einrichten der Lizenz.
Wählen Sie "Build-Tools" aus
- Das Intel SoC FPGA EDS bietet die folgenden Bare-Metal-Bauwerkzeuge:
- Intel SoC FPGA Version von Mentor CodeSourcery – GCC-basiert, keine Lizenz erforderlich
- ARM Compiler 5 – Lizenz in der Intel SoC FPGA EDS-Lizenz enthalten
- Andere Build-Tool-Suites, die auf ARM-Plattformen abzielen, können verwendet werden – gehen Sie zum Ökosystem für Intel® FPGA und Intel® SoC FPGA-Geräte.
- Die Getting Started-Beispielprojekte sind sowohl für GCC- als auch für ARMCC-Compiler verfügbar, die im Rahmen des Intel SoC FPGA EDS bereitgestellt werden.
Debug- und Verfolgungstools auswählen
- Das Intel SoC FPGA EDS enthält die ARM DS-5 Intel SoC FPGA Edition, die das Debugging und die Rückverfolgung von Bare-Metal-Programmen vollständig unterstützt – Lizenz erforderlich
- Die Beispielprojekte für "Erste Schritte" verwenden ARM DS-5 Intel SoC FPGA Edition sowohl für das Debuggen als auch für die Ablaufverfolgung
Übung der Anwendung "Erste Schritte"
- Eine Beispielanwendung für die ersten Schritte ist für Cyclone V, Arria V und Intel® Arria® 10 Geräte verfügbar, die sowohl ARMCC- als auch GCC-Compiler unterstützt.
- Die Beispielanwendung übt Folgendes aus
- HPS SDRAM, MMU, Caches,
- HPS-Timer, Interrupts
- HPS-to-FPGA-Brücken
- FPGA Soft-IP: SysID
- FPGA Unterbrechungen
- Finden Sie die Dokumentation und Downloads für die Version, die Sie benötigen, auf Rocketboards.org zum Thema SoCEDS und ARM Development Studio.
3. Erstellen Sie Ihr eigenes Projekt
Arten von Bare-Metal-Projekten
Es gibt zwei verschiedene Arten von Projekten, die von der ARM DS-5 Intel SoC FPGA Edition verwaltet werden können:
- Makefile-basierte Projekte: Das Projekt wird durch manuelles Bearbeiten des Makefiles verwaltet, und die ARM DS-5 Intel SoC FPGA Edition ruft in diesem Makefile einfach "make all" und "make clean" auf, um Ihr Projekt zu erstellen bzw. zu bereinigen.
- Plugin-basierte Projekte: Die ARM DS-5 Intel SoC FPGA Edition verwaltet Ihr Projekt vollständig, einschließlich der zu kompilierenden, Kompilierungsoptionen, Erstellung und Bereinigung.
Der Vorteil eines makefile-basierten Projekts besteht darin, dass es alle anderen Tools aufrufen kann, nicht nur den Bare-Metal-Compiler, und somit mehr Flexibilität bietet. Der einzige Vorteil der Verwendung eines Plugin-basierten Projekts besteht darin, dass die Einstellungen über die grafische Oberfläche der ARM DS-5 Intel SoC FPGA Edition leicht zugänglich sind, anstatt das Makefile mit einem Texteditor zu bearbeiten.
Empfohlene Methode zum Erstellen eines eigenen Projekts
Wir empfehlen Ihnen, das bereitgestellte Skript zu verwenden, um Ihr Plugin- oder Makefile-basiertes Projekt automatisch zu erstellen.
Das Skript führt die folgenden Aktionen aus:
- Projektordner erstellen
- Erstellen Sie eine C-Projektdatei mit allen erforderlichen Kompilierungseinstellungen
- Erstellen Sie eine einfache main.c-Datei , die einfach eine "Hallo Welt"-Nachricht druckt
- Importieren Sie alle relevanten HWLIBs-Dateien
- Erstellen Sie die Datei system.h mit den Basisadressen der FPGA Fabric-Peripheriegeräte (erfordert die Installation der Intel® Quartus® Prime-Software, andernfalls wird dieser Schritt übersprungen)
- Erstellen einer Debugkonfiguration zum Debuggen der Anwendung
- Erstellen einer Debug-Konfiguration zum Ausführen des Bootloaders [optional]
- Erstellen eines externen Tool-Launchers zur Konfiguration FPGA Fabric aus der ARM DS-5 Intel SoC FPGA Edition [optional]
- Erstellen Sie einen externen Tool-Launcher, um die Datei system.h bei Bedarf neu zu generieren [optional]
Beachten Sie, dass alle im Abschnitt "Erste Schritte" beschriebenen Projekte mit dieser Methode erstellt wurden.
Alternative Methoden zum Erstellen eines Projekts
Sie können auch eigene Projekte mit den folgenden Alternativen erstellen:
- Option 1: Erstellen Sie manuell ein Makefile und beziehen Sie sich dann auf Arm* Development Studio* für Intel® SoC FPGA Edition, um Anweisungen zu finden, um das Projekt in der ARM DS-5 Intel SoC FPGA Edition als makefile-basiertes Projekt zu erstellen. Das manuelle Erstellen des Makefiles würde den Rahmen dieses Handbuchs sprengen und erfordert, dass Sie sich mit allen Build-Tools und ihren Optionen vertraut machen. Wenn ein Makefile erforderlich ist, wird empfohlen, das bereitgestellte Skript zu verwenden, um es zu erstellen.
- Option 2: Erstellen Sie manuell ein Plugin-basiertes Projekt von Grund auf neu. Dies besteht darin, die Prozedur, die das bereitgestellte Skript zum Erstellen des Projekts befolgt, manuell zu reproduzieren. Beachten Sie, dass das Skript mehr Funktionen bietet und die empfohlene Methode zum Erstellen des Projekts ist. Diese Option dient nur als Referenz.
- Option 3: Beginnen Sie mit einem bestehenden Projekt und passen Sie es an Ihre Bedürfnisse an. Dies kann insbesondere für kurze Tests und Experimente durchgeführt werden, diese Methode wird jedoch nicht empfohlen.
4. Beispiele
Erste Schritte mit Bare-Metal-Anwendungen
Tabelle A. Ausrichtung auf Intel SoC-Entwicklungs-Mainboards und Übung:
- HPS SDRAM
- HPS MMU und Caches
- HPS-Timer, mit Interrupts
- FPGA IP: SysID und PIO – Drucktasten, DIP-Schalter (Dual In-Line Package) und LEDs
- FPGA Unterbrechungen
Gerät |
Compiler |
Beispiel |
---|---|---|
Cyclone® V |
ARMCC |
|
Cyclone® V |
GCC |
|
Arria® V |
ARMCC |
|
Arria® V |
GCC |
|
Intel® Arria® 10 |
ARMCC |
|
Intel® Arria® 10 |
GCC |
Bare-Metal-Beispiele im Lieferumfang des Intel SoC FPGA EDS enthalten
Tabelle B. Für Intel SoC-Entwicklungs-Mainboards vorgesehen und verfügbar unter <SoC FPGA Installationsordner>\embedded\examples\software\:
Beispielname |
Beschreibung |
Gerät |
Compiler |
---|---|---|---|
HardwareLib-16550 |
Verwendet UART- und Interrupt-APIs, um eine Konsolenanwendung zu implementieren. |
Cyclone V |
ARMCC |
HardwareLib-ECCL2 |
Richtet die MMU-Tabellen ein und zeigt die ECC-Funktionen des L2-Caches an. |
Cyclone V |
ARMCC |
HardwareLib-FPGA |
Konfiguriert FPGA HPS mit Direct Memory Access (DMA), öffnet die H2F-Brücken und kommuniziert mit einer GPIO-Soft-IP-Komponente innerhalb der FPGA Fabric. |
Cyclone V |
ARMCC |
HardwareLib-SPI |
Kommuniziert mit einem SPI EEPROM auf einem externen Mainboard. |
Cyclone V |
ARMCC |
HardwareLib-Timer |
Richtet Timer und Interrupts ein. |
Cyclone V |
ARMCC |
HelloWorld-Baremetal | Druckt die Nachricht "Hallo Welt" mithilfe von Semihosting. | Cyclone V Arria V Intel Arria 10 |
ARMCC GCC |
Weitere Bare-Metal-Beispiele
Tabelle C. Für Intel SoC-Entwicklungs-Mainboards verfügbar auf der Seite Designbeispiele, alle unter Verwendung des GCC-Compilers:
Beispiel |
Beschreibung |
Gerät (Projektdatei) |
Gerät (Readme-Datei) |
---|---|---|---|
DMA |
Initialisiert DMA, führt Speicher-zu-Speicher-Übertragungen und Null-zu-Speicher-Übertragungen durch. |
||
ECC |
Richtet ECC für On-Chip-RAM, SD/MMC, Quad Serial Peripheral Interface (SPI), DMA und L2-Cache ein und aktiviert ECC. Fügt Einzel-/Doppelbitfehler ein und richtet die Interrupts für Einzel-/Doppelbitfehlererkennung ein. |
||
GPIO |
Richtet Allzweck-Ein-/Ausgang (GPIO) als Ausgangsports für HPS-LEDs und GPIO als Eingangsports für HPS-Drucktasten ein. |
||
I2C |
Kommunikation über I2C mit LCD-Bildschirm, EEPROM-Speicher sowie zwischen zwei I2C-Modulen. |
||
Quad SPI |
Führt Lesen und Schreiben auf den Quad SPI unter Verwendung des generischen Block-I/O-Modus, des indirekten Modus und des DMA-Modus durch. Richtet auch MMU und Caches ein. |
||
SD/MMC |
Initialisiert SD/MMC-Karte, liest und schreibt unter Verwendung von Block-E/A-Funktionen. |
||
Timer |
Verwendet Timer im Freilauf-, One-Shot- und Watchdog-Modus. Führt globale Timer-Messungen durch. |
||
Nicht gehostet | Verwendet UART für die printf-Ausgabe anstelle von Semihosting. Außerdem wird gezeigt, wie ein Bare-Metal-Programm von einer SD-Karte gestartet wird. | ||
SPI | Kommuniziert zwischen zwei SPI-Modulen, die über die FPGA Fabric verbunden sind. | ||
HPS-zu-FPGA-Brücken | Trainiert die speicherabgebildeten Schnittstellen des harten Prozessorsystems (HPS), die der FPGA Fabric ausgesetzt sind. Führt Speichertests durch Schreiben und Lesen des HPS-Speichers über verschiedene Ports des HPS durch und misst die Leistung der Datenbewegungen. | Beispiel |
Implementierung von Execute in Place (XIP) auf Cyclone V FPGAs
Auf der Seite Cyclone V QSPI XIP Example Design im Intel FPGA-Wiki finden Sie vollständige Anweisungen zum Ausführen einer Bare-Metal-Anwendung aus QSPI-Flash.
So booten Sie Bare-Metal-Anwendungen auf Cyclone V FPGAs
Siehe Anwendungshinweis 709, Kapitel Boot-Beispiele für das Booten einer Cyclone V SoC Bare-Metal-Anwendung von:
- SD/MMC
- QSPI
- FPGA
5. Zusätzliche Ressourcen
Support-Ressourcen
Hilfe ist nur einen Klick entfernt! Die Support-Ressourcen bieten technische Online-Ressourcen, von Schulungen über Designbeispiele bis hin zu Foren, die Sie durch jeden Schritt des Designprozesses führen.
Wissensdatenbank
Die Knowledge Base bietet eine Vielzahl von Supportlösungen, Referenzartikeln, Fehlermeldungen und Anleitungen zur Fehlerbehebung und ist außerdem vollständig durchsuchbar.
Intel Community
Die Intel Community ist eine Community-Website, die die Zusammenarbeit zwischen Intel FPGA Benutzern ermöglicht. Sehen Sie sich die Abschnitte "Embedded Design Suite (EDS)" und "SoC Discussion" an. Verwenden Sie die Suchmaschine, um relevantes Material zu finden. Sie werden auch ermutigt, zu aktualisieren und einen Beitrag zu leisten.
Schulungsklassen
Nachfolgend finden Sie grundlegende Schulungskurse, die Sie absolvieren können, bevor Sie mit der Bare-Metal-Entwicklung beginnen.
Ressource |
Typ |
Entwickelte Fähigkeiten |
---|---|---|
Kostenloser 27-minütiger Online-Kurs |
|
|
Kostenloser 28-minütiger Online-Kurs |
|
|
8 Stunden Kurskurs mit Lehrer / virtuellem Unterricht |
|
Learning -Intel SoC FPGA EDS Benutzerhandbuch
Das SoC EDS Benutzerhandbuch ist ein grundlegendes Dokument, das alle Intel SoC FPGA EDS-Tools und -Komponenten beschreibt. Wir empfehlen dringend, die folgenden Abschnitte zu lesen, die für die Bare-Metal-Entwicklung relevant sind:
SoC EDS-Abschnitt |
Beschreibung |
---|---|
Übersicht und der Hardware-Software-Entwicklungsablauf. |
|
So installieren Sie den Intel SoC FPGA EDS und die ARM DS-5 Intel SoC FPGA Edition. |
|
Lizenzierungsoptionen für den Intel SoC FPGA EDS und wie Sie die Lizenz installieren. |
|
So starten Sie die Shell und verwenden sie, um auf den Rest der Intel SoC FPGA EDS-Tools zuzugreifen. |
|
Grundlegende Vorgänge wie das Starten der ARM DS-5 Intel SoC FPGA Edition, Bare-Metal-Projektmanagement und Debuggen. |
|
Überblick über HWLIBs und Informationen zum Zugriff auf die Doxygen-Informationen, die in der Intel SoC FPGA EDS-Installation enthalten sind. |
|
Übersicht über die beiden Bare-Metal-Compiler, die im Intel SoC FPGA EDS enthalten sind: ARMCC und GCC. |
Lernen – Intel SoC FPGA EDS – Erste Schritte – Handbücher
Die SoC EDS Getting Started Guides im Intel FPGA Wiki sind eine Reihe grundlegender grundlegender Anweisungen, die Ihnen den Einstieg in das Intel SoC FPGA EDS erleichtern.
Anleitung |
Beschreibung |
---|---|
Richten Sie das Intel SoC-Entwicklungsboard ein. |
|
Führen Sie einige der mit dem Intel SoC FPGA EDS bereitgestellten Tools aus. |
|
Importieren, kompilieren und debuggen Sie das bereitgestellte Bare-Metal-Anwendungsbeispiel von Hello World. |
Weitere Dokumentation und Ressourcen
Technische Referenzhandbücher
Technische Referenzhandbücher enthalten detaillierte Beschreibungen der Hardware, einschließlich des Verhaltens, der Basisadressen, der Interrupt-Zuordnung und der Steuer-/Statusregister für alle Peripheriegeräte.
SoC-Dokumentationsseiten
Die SoC-Dokumentationsseiten bieten einen einzigen Ort für den Zugriff auf alle relevanten SoC-Dokumentationen, wie z. B. technische Referenzhandbücher, Datenblätter und Anwendungshinweise.
Zusätzliche Ressourcen
Ressource |
Beschreibung |
---|---|
SoC FPGA EDS herunterladen. |
|
Alle verfügbaren FPGA Entwicklungskits anzeigen. Klicken Sie im linken Navigationsbereich auf SoC Series Kits , um die Mainboards anzuzeigen, die eine SoC-FPGA unterstützen. |
|
Greifen Sie auf verschiedene Designbeispiele zu. Klicken Sie im linken Navigationsbereich auf SoC-Designbeispiele , um die Beispiele für ein SoC-FPGA anzuzeigen. |
|
Zugriff auf die gesamte Intel FPGA Schulungscurricula. Wählen Sie im linken Navigationsbereich Softwareentwicklung aus, und suchen Sie dann nach "SoC" für bestimmte SoC- FPGA verwandte Kurse. Oder wählen Sie andere Interessensbereiche aus. |
|
Greifen Sie auf den gesamten Intel FPGA Schulungskatalog zu. Suchen Sie nach "SoC" für bestimmte SoC- FPGA verwandte Kurse. Oder wählen Sie andere Kurse aus, die Sie interessieren. |
|
Hier finden Sie einen Überblick über die Intel SoC FPGA EDS, einschließlich der Neuerungen in der neuesten Version, der Versionshinweise und des Versionsverlaufs. |
|
Hier erhalten Sie Links zu verschiedenen Ressourcen zum Thema SoC FPGA, z. B. zu Betriebssystemen, Entwicklungstools, IP-Cores und Mainboards. |
|
Zugriff auf mehr als 200 Videos, die von Intel FPGA Ingenieuren erstellt wurden. Einige Videos sind generisch, während andere sich auf SoC-FPGA-Produkte beziehen. |
|
Arbeiten Sie über diese Community-Website mit anderen Intel FPGA Benutzern zusammen. Sehen Sie sich die Diskussionsabschnitte zu Embedded Design Suite (EDS) und SoC an. Verwenden Sie die Suchmaschine, um relevantes Material zu finden. Alle werden ermutigt, zu aktualisieren und einen Beitrag zu leisten. |
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.