Arria® 10 FPGA Developer Center
Das FPGA Developer Center ist in branchenübliche Phasen unterteilt, die Ihnen verschiedene Ressourcen zur Verfügung stellen, um Ihr Intel® FPGA Design zu vervollständigen. Jeder Designschritt wird in den erweiterbaren Unterabschnitten mit Links beschrieben, die es Ihnen ermöglichen, die verschiedenen Geräteserien der Generation 10 auszuwählen und zwischen ihnen zu wechseln.
1. Geräteinformationen
Dokumentation
2. Schnittstellenprotokolle
Dokumentation
Benutzerhandbücher/Anwendungshinweise |
---|
Andere serielle IP |
AN 753: Intel FPGA JESD204B IP Core und ADI AD6676 Hardware-Checkout-Bericht |
AN 749: Intel FPGA JESD204B IP-Core und ADI AD9144 Hardware-Checkout-Bericht |
Benutzerhandbücher |
---|
Digitale Signalverarbeitung (DSP) |
Benutzerhandbücher |
---|
Eingebettet |
Benutzerhandbücher |
---|
Audio und Video |
Intel® FPGA SDI II IP Core Benutzerhandbuch |
Designbeispiele | |
---|---|
Externe Speicherschnittstelle | Version |
15.0 |
Designbeispiel Benutzerhandbücher |
---|
Andere serielle IP |
Intel FPGA JESD204B Designbeispiel Benutzerhandbuch für Intel Arria 10 Geräte |
Schnellstart-Videos |
---|
Andere serielle IP |
3. Entwurfsplanung
Dokumentation
Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise |
---|
Benutzerhandbuch für erste Schritte: Intel Quartus Prime Pro Edition |
Platform Designer-Benutzerhandbuch (Intel Quartus Prime Pro Edition) |
AN 738: Intel Arria 10 Konstruktionsrichtlinien für Bauelemente |
AN 763: Designrichtlinien für Intel Arria 10 SoC-Bauelemente |
4. Designeintrag
Dokumentation
Die Intel Quartus Prime Pro Edition Software bietet einen ausgereiften Synthesizer, mit dem Sie Ihre Designs mit maximaler Flexibilität eingeben können. Wenn Sie mit diesen Sprachen noch nicht vertraut sind, können Sie Online-Beispiele oder integrierte Vorlagen verwenden, um Ihnen den Einstieg zu erleichtern.
Die Software Intel Quartus Prime Pro Edition bietet Verilog- und VHDL-Vorlagen für häufig verwendete Strukturen. Weitere Informationen zur Verwendung dieser Vorlage finden Sie im Abschnitt "Verwenden bereitgestellter HDL-Vorlagen" im Handbuch zur Intel Quartus Prime Pro Edition.
Die Designsoftware Intel Quartus Prime verfügt außerdem über Intel® High Level Synthesis Compiler , die eine C++-Funktion zu einer RTL-Implementierung synthetisiert, die für Intel FPGA Produkte optimiert ist.
Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Whitepaper |
---|
Designempfehlungen Benutzerhandbuch: Intel Quartus Prime Pro Edition |
Intel High Level Synthesis Compiler Leitfaden für erste Schritte |
Platform Designer Benutzerhandbuch: Intel Quartus Prime Pro Edition |
Anwendung der Vorteile der Network-on-a-Chip-Architektur auf FPGA Systemdesign |
5. Simulation und Verifizierung
Dokumentation
6. Implementierung und Optimierung
Dokumentation
7. Timing-Analyse
Dokumentation
Benutzerhandbücher / Geräteübersicht / Gerätedatenblatt / Anwendungshinweise |
---|
Timing Analyzer Benutzerhandbuch: Intel Quartus Prime Pro Edition |
AN 366: Grundlegendes zum I/O-Ausgangs-Timing für Intel FPGA Geräte |
AN 433: Einschränken und Analysieren von quellsynchronen Schnittstellen |
AN 775: Richtlinien für die Generierung von I/O-Timing-Informationen |
8. On-Chip-Debugging
Dokumentation
Intel FPGA Wiki |
---|
Softwaredownloads |
---|
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.