Intel® Agilex FPGA Developer Center
Das FPGA Developer Center ist in Branchenstandardphasen aufgeteilt, wodurch Sie verschiedene Ressourcen erhalten, um Ihr Intel® FPGA-Design zu vervollständigen. Jeder Designschritt ist in den erweiterbaren Unterabschnitten mit Links detailliert, mit denen Sie die verschiedenen Geräte der Generation 10 auswählen und zwischen ihnen wechseln können.
1. Geräteinformationen
Dokumentation
2. Schnittstellenprotokoll
Dokumentation
Benutzerhandbücher /Anwendungshinweise |
---|
Andere serielle IP |
Benutzerhandbücher |
---|
Transceiver-PHY |
Benutzerhandbücher für Designbeispiele |
---|
Ethernet |
Benutzerhandbuch für das 100-G-Ethernet-Intel Agilex FPGA IP-Design mit geringer Latenz |
Benutzerhandbuch für E-Tile 40G Ethernet Intel FPGA IP Design-Beispiel für geringe Latenz |
Benutzerhandbücher für Designbeispiele |
---|
Andere serielle IP |
Benutzerhandbuch für das IP-Design von Interlaken (2. Generation) Intel Agilex FPGA IP-Design |
JESD204C Intel Agilex FPGA IP-Design-Beispiel-Benutzerhandbuch |
Benutzerhandbuch für Serial Lite IV Intel Agilex FPGA IP-Design |
3. Designplanung
Dokumentation
4. Designeingabe
Dokumentation
Die Intel Quartus Prime Pro Edition Software bietet eine ausgereifte Version, mit der Sie Ihre Designs mit maximaler Flexibilität aufrufen können. Wenn Sie neu in diesen Sprachen sind, können Sie unten verfügbare Beispiele oder integrierte Vorlagen verwenden, um loszulegen.
- Verilog
- VHDL
Die Intel Quartus Prime Pro Edition Software bietet Verilog- und VHDL-Vorlagen von häufig verwendeten Strukturen. Weitere Informationen zur Verwendung dieser Vorlagen finden Sie im Abschnitt "Verwendung bereitgestellter HDL-Vorlagen" im Intel Quartus Prime Pro Handbuch.
Die Intel Quartus Prime Design-Software wird auch mit Intel® High Level Synthesis Compiler bereitgestellt, die eine C++ Funktion in eine RTL-Implementierung integriert, die für Intel FPGA Produkte optimiert ist.
5. Simulation und Verifizierung
Dokumentation
6. Implementierung und Optimierung
Dokumentation
7. Timing-Analyse
Dokumentation
Schulungen und Videos |
---|
TimeQuest Timing Analyzer: Quartus Prime Integration &Reporting |
8. On-Chip-Debugging
Dokumentation
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.