VHDL: Ein-Port-RAM

author-image

Von

Dieses Beispiel beschreibt ein 64-Bit x 8-Bit-Ein-Port-RAM-Design mit gängigen Lese- und Schreibadressen in VHDL. Synthesetools können RAM-Designs mit einem Einzigen Port im HDL-Code erkennen und je nach Architektur des Zielgeräts automatisch entweder den Altsyncram oder die Altdpram-Megafunktionen ableiten.

Abbildung 1. Ein-Port-RAM-Top-Level-Diagramm.

Laden Sie die in diesem Beispiel verwendeten Dateien herunter:

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Tabelle 1. Ein-Port-RAM-Port-Listung

Port-Name

Typ

Beschreibung

Daten[7:0]

Eingabe

8-Bit-Dateneingabe

Addr[5:0]

Eingabe

6-Bit-Adresseingabe

Wir

Eingabe

Write Enable Input

Clk

Eingabe

Takteingang

f[7:0]

Ausgabe

8-Bit-Datenausgabe

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.