Dieses Beispiel beschreibt ein 8-Bit-Zeichen-Multiplikator-Logo mit registrierten I/O-Ports und einer synchronen Lasteingabe in VHDL. Synthesetools sind in der Lage, Multiplikator-Daemon-Designs im HDL-Code zu erkennen und automatisch auf die altmult_accum Megafunktion zu schließen oder die Logik DSP-Blöcken in der Zielgerätearchitektur zuzuordnen.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1. Unterzeichnete Multiplikator-Multiplier-Port-Listung
| Beschreibung des Port-Namentyps | ||
|---|---|---|
| a[7:0], b[7:0] | Eingabe | 8-Bit registrierte Dateneingaben |
| Clk | Eingabe | Takteingang |
| Sload | Eingabe | Synchrone Lasteingabe |
| accum_out[15:0] | Ausgabe | 16-Bit-Ausgabe |