VHDL: Grauer Zähler

author-image

Von

Dieses Beispiel beschreibt ein 8-Bit-Gray-Code-Zählerdesign in VHDL. Die Gray-Code-Ausgänge unterscheiden sich in nur einem Bit für alle zwei Ergebniswerte.

Abbildung 1. Graues Zähler-Top-Level-Diagramm.

Laden Sie die in diesem Beispiel verwendeten Dateien herunter:

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Tabelle 1. Gray-Counter-Port-Listung

Beschreibung des Port-Namentyps
Clk Eingabe Takteingang
Zurücksetzen Eingabe Eingabe zurücksetzen
Aktivieren Eingabe Eingabe aktivieren
gray_count[7:0] Ausgabe 8-Bit-Datenausgabe
Alles anzeigen Weniger anzeigen

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.