Dieses Beispiel beschreibt einen 8-Bit-Zähler mit synchronem Reset-Input-Design in VHDL.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Tabelle 1. Zähler mit Synchron-Reset-Port-Listung
Beschreibung des Port-Namentyps | ||
---|---|---|
Clk | Eingabe | Takteingang |
Zurücksetzen | Eingabe | Synchroner Reset |
Aktivieren | Eingabe | Anzahl aktiviert |
f[7:0] | Ausgabe | 8-Bit-Zähler-Ausgabe |