Dieses Beispiel beschreibt ein 8-Bit-breites, 64-Bit langes Shift-Register mit gleich großen Wasserhähnen in VHDL. Synthesetools erkennen Gruppen von Shift-Registern und inferenten je nach Zielgerät-Architektur altshift_taps Megafunktion.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1. 8x64 Shift Register-Port-Listung
| Beschreibung des Port-Namentyps | ||
|---|---|---|
| Clk | Eingabe | Uhr |
| Umschalten | Eingabe | Shift Enable Input (Umschalt-Aktivierungseingabe) |
| sr_in[7..0] | Eingabe | 8-Bit-Shift-Registereingabe |
| sr_tap_one[7:0] | Ausgabe | 8-Bit-Ausgabe des ersten Taps |
| sr_tap_two[7:0] | Ausgabe | 8-Bit-Ausgabe des zweiten Taps |
| sr_tap_three[7:0] | Ausgabe | 8-Bit-Ausgabe des dritten Tap |
| sr_out[7:0] | Ausgabe | 8-Bit-Shift-Register-Ausgabe |