Im Designbeispiel für die Shared Memory Partition werden die Speicherschutzregeln im Hard Processor System (HPS) SDRAM Controller konfiguriert. Das Designbeispiel umfasst ein Systemkonsolen-Toolkit, mit dem der Benutzer den HPS SDRAM Controller ausüben und die etablierten Regeln testen kann.
Das Design ist für das folgende Intel® FPGA Entwicklungskit vorgesehen:
Das Design nutzt die Fähigkeit für Benutzer, Avalon® Memory Mapped Befehle über JTAG zu senden. Die Avalon-MM-Befehle werden zu einem JTAG zur Avalon Master Bridge geleitet, die mit der FPGA an die HPS AXI* Bridge auf dem HPS verbunden ist. Von dort werden die Daten in die L3 Interconnect geleitet, wo sie basierend auf der Zieladresse geroutet werden. Ein Befehl mit der entsprechenden Zieladresse wird zum SDRAM Controller Subsystem geleitet, wo er letztlich ausgeführt wird.
Hardware-Designspezifikationen
- Cyclone-V-HPS
- 1 GB DDR3-SDRAM
Speicherpartitionsaufschlüsselung:
Die 1 GB Speicher werden unter Verwendung von zwei Regeln partitioniert. Die erste Regel legt die Zugriffszone für die MPU fest. Die MPU erhält Zugriff von 0 MB bis 512 MB. Die zweite Regel legt den Zugriffsbereich für die L3-Verbindung fest. Die L3 Interconnect hat Zugriff von 319 MB bis 1.024 MB. Die Überlappung dieser beiden Regeln führt zu einem "gemeinsam genutzten" Bereich, auf den sowohl die MPU als auch die L3-Verbindung zugreifen können.
Anhand dieses Designbeispiels
Laden Sie das Designbeispiel für die Cyclone V Speicherpartition herunter (.zip-Datei).
Laden Sie das Designbeispiel Cyclone V Speicherpartition readme (.txt-Datei)herunter.
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Die .zip-Datei enthält alle notwendigen Hardware- und Softwaredateien zur Wiedergabe des Beispiels sowie eine readme.txt-Datei. Die Datei readme.txt enthält Anleitungen zur Neukonstruktion des Designs.
Eine visuelle Aufschlüsselung der Systemkonsolen-Toolkit-Befehle finden Sie unten. Weitere Anweisungen sind in der Datei readme.txt enthalten.
Lesen/Schreiben der Systemkonsole:
- Um Daten von einer bestimmten Adresse über die L3 Interconnect zum HPS SDRAM Controller zu lesen, geben Sie einfach die Adresse ein, von der Sie lesen möchten, und klicken Sie auf "Lesen" (grau).
- Um Daten über die L3-Schnittstelle zum HPS SDRAM Controller an eine bestimmte Adresse zu schreiben, geben Sie die Adresse ein, an die Sie schreiben möchten, sowie das Byte der Daten, an die Sie schreiben möchten, und klicken Sie auf die Schaltfläche "Write data" (blau).
Systemkonsole HPS Lesen:
- Um Daten von einer bestimmten Adresse über die MPU zu lesen, geben Sie "1" am Adressort ein 0x1ffffff4 über die blaue Schaltfläche "Daten schreiben" ein.
- Geben Sie die Zieladresse unten rechts in grau umkreiste Datenzellen ein.
- Klicken Sie auf die Schaltfläche "Adresse schreiben", damit die MPU den Inhalt der eingegebenen Adresse liest.
Systemkonsole HPS Schreiben:
- Um Daten über die MPU an eine bestimmte Adresse zu schreiben, geben Sie 0x1ffffff4 über die blaue Schaltfläche "Daten schreiben" eine "2" ein.
- Geben Sie die Zieladresse unten rechts in grau umkreiste Datenzellen ein.
- Klicken Sie auf die Schaltfläche "Adresse schreiben".
- Ändern Sie die Adresse in der mittleren Adresszellen in 0x1fffffd4 blau gekreist.
- Geben Sie das Byte der Daten, die Sie schreiben möchten, in die angrenzende, blaue Datenzellen ein.
- Klicken Sie auf die Schaltfläche "Write data" (Daten schreiben), damit die MPU den Schreibvorgang durchführt.