Dieses Beispiel stellt die Verwendung von Host Pipes vor. Sie werden für die direkte Kommunikation zwischen dem Kernel, der auf dem FPGA und dem Host-Code läuft, verwendet. Die Kommunikation erfolgt über den PCIe*-Bus, anstatt durch DDR zu gehen.
Funktionen
- Grundlegende OpenCL-API
- Host Pipe API für Map-/Unmap-Übertragungen
- OpenCL-Events und Event-Profiling
Downloads
Das Design-Beispiel liefert den Quellcode für das OpenCL-Gerät (.cl) und die Host-Anwendung. Zum Kompilieren der Host-Anwendung enthält das Linux* Paket eine Makefile und das Windows-Paket enthält ein Microsoft Visual Studio 2010-Projekt.
Die folgenden Downloads werden für dieses Beispiel bereitgestellt:
Die Verwendung dieses Designs unterliegt den Bedingungen der Hardware-Referenzdesignlizenzvereinbarung.
Software- und Hardware-Anforderungen
Dieses Designbeispiel erfordert die folgenden Tools:
- Intel® FPGA Software v17.1 oder neuer
- Intel FPGA SDK für OpenCL v17.1 oder neuer
- Unter Linux: GNU Make und gcc
- Unter Windows: Microsoft Visual Studio 2010
- Intel® Arria® 10 PCIe Gen3x8 mit Zielgerät als a10gx_hostch
Um die Intel Design-Tools herunterzuladen, besuchen Sie die OpenCL-Download-Seite. Die Anforderungen an das zugrunde liegende Betriebssystem sind dieselben wie die des Intel FPGA SDK für OpenCL.
OpenCL und das OpenCL-Logo sind Marken von Apple Inc., die mit Genehmigung von Khronos verwendet werden.
* Das Produkt basiert auf einer veröffentlichten Khronos-Spezifikation und hat den Khronos-Konformitätstest bestanden. Der aktuelle Konformitätsstatus finden Sie unter www.khronos.org/conformance.