Dieses Designbeispiel ist ein kosteneffizienter, hochpräziser Analog-Digital-Converter (ADC), der häufig in Wireless- und Audioanwendungen verwendet wird und zwei Hauptblöcke umfasst: analoger Modulator und Digitalfilter. Der analoge Modulator über proben und konvertiert das analoge Signal in einen Bitsstrom. Der digitale Filter konvertiert dann den seriellen Stream durch Dezimierungsvorgang in digitale Nummer.
Dieses Designbeispiel zeigt eine effiziente und kostengünstige Möglichkeit, den digitalen Dezimierungsfilter mit der mehrstufigen Partitionsmethode zu implementieren und die Time-Division Multiplexed -Funktion (TDM) in DSP Builder Advanced Blockset zu verwenden, um sowohl Hohe Geschwindigkeitsleistung als auch geringe Ressourcennutzung zu erreichen.
Abbildung 1 zeigt das Blockdiagramm eines ADC aus Dem-Delta-Modus mit analogem Modulator, der mit einem Simulink-Block und einem digitalen Dezimierungsfilter (implementiert mit einem DSP-Builder-Block) modelliert wird.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Spezifikationen
Tabelle 1 listet die Spezifikationen auf, die für die Entwicklung des digitalen Dezimierungsfilters verwendet werden.
Tabelle 1. Spezifikationen für den digitalen Dezimierungsfilter
Parameter für den digitalen Dezimierungsfilter |
Werte |
|---|---|
Anzahl der Kanäle |
8 |
Dezimierungsrate-Änderungsfaktor |
64 |
Eingabe-Sample-Rate |
3,072 Mbit/s |
Ausgabe-Sample-Rate (fs) |
48 KHz |
Ausgabedatenbreite |
16 |
Passband-Frequenz |
0,423 fs |
Stopband-Frequenz |
0,5 fs |
Passband-Ripple |
0,04 dB |
Taktrate |
24.576 MHz |
Gerätereihe |
Cyclone® III |
Weiterführende Links
Weitere Informationen zu verwandten Funktionen, die in diesem Designbeispiel in Ihrem Projekt verwendet werden, siehe: