Bei der digitalen Up-Konvertierung werden Basisbandsignale auf Zwischenfrequenz (IF) übertragen und dann digital durch IF-Knoten-Träger moduliert. Laut Nyquist-Theorie ist die IF-Trägerfrequenz auf die Hälfte der IF-Schaltkreise beschränkt. Dieses Designbeispiel zeigt, wie Sie eine digitale Up-Konvertierung mit IF-Trägerfrequenz erreichen, die höher als die Nyquist-Frequenz ist. Der Schlüssel besteht darin, die Periodizität von signalisierten Signalen und die hohe Abtastfrequenz des Serializers Low Voltage Differential Signal (LVDS) zu nutzen, der in Intel® FPGAs eingebettet ist. Die Modulierung von IF-Signalen auf höhere Trägerfrequenzen nutzt die hohe Abtastrate moderner Digital-analoger Konverter (DAC) voll aus und erleichtert die Anforderung an analoge spannungsgesteuerte VCO und Mischer.
Designbeschreibung
Abbildung 1 zeigt das Blockdiagramm des polyphasenbasierten digitalen Up-Conversion-Systems. Der Shaded Box enthält Module, die in diesem Designbeispiel verwendet werden. Standardmäßig arbeiten die Polyphasenfilter mit 100 MHz. Mit vier Polyphasenkomponenten hat die Ausgabe des LVDS-Senders eine Datenübertragungsrate von 400 MHz. Bei einem herkömmlichen Up-Conversion-Modem ist die IF-Trägerfrequenz durch die Taktfrequenz der numerisch gesteuerten Taktfrequenz (NCO) auf maximal 50 MHz beschränkt. Durch die Ausnutzung des Aliasing ist die Ausgabe-Carrier-Frequenz in diesem Designbeispiel jedoch auf 160 MHz ausgerichtet.
In Abbildung 1 werden Inphasen- und Quadratursignale als I bzw. Q bezeichnet. Basisband-I- und Q-Signale werden in der Regel mit einer höheren Datenrate mit entweder EINER IMMERS-Filter-Kaskade oder einer CASCADE- und einer CIC-Filterkaskade übertragen. Das Gesamt-Upsampling-Verhältnis hängt von den Anwendungen ab und wird in Abbildung 1 als variable 2x bezeichnet.
Die Polyphasen-Unterfilter sind aus einem Tiefpassfilter mit einem scharfen Übergangsband aufgebaut. Die Filter werden so ausgewählt, dass Alias-Spektrum-Bilder durch den POLYphasen-PC-Filter effektiv herausgefiltert werden können. Im Gegensatz zum Low-Pass-Filter in einem herkömmlichen Up-Conversion-Design kann es sich dieser Polyphasenfilter in der Regel nicht leisten, eine große Bandbreite zu haben.
Dieses Beispiel umfasst eine Datenpfad-Designdatei für DSP Builder und eine Integrationsdatei der obersten Ebene in VHDL. Ein Testbench und ein ModelSim*-Simulationsskript werden ebenfalls bereitgestellt.
Laden Sie das in diesem Beispiel verwendete Software-DSP-Builder-Projekt Quartus® II herunter:
Tabelle 1. Parameter für das Polyphasen-Modemdesign-Beispiel
| Werte für Systemparameter | |
|---|---|
| Normalisierte NCO-Ausgangsfrequenz | 2/5 |
| Reale NCO-Ausgangsfrequenz bei 100-MHz-Takt | 40 MHz |
| Carrier-Ausgangsfrequenz normalisiert über LVDS-Ausgangsdatenrate | 2/5 |
| Reale Carrier-Ausgangsfrequenz bei 100-MHz-Takt | 160 MHz |
| Polyphasenfilter-Eingabebitbreite | 16 |
| Polyphasenfilter mit Bitbreite | 18 |
| GESAMT-FILTERREIHENFOLGE VON "SATA" | 100 |
| NCO-NCO-Ableitungspräzision | 32 |
| NCO-Präzision im Präzisionsbereich | 18 |
| DAC-Bitbreite | 14 |
| LVDS-Ausgangsfrequenz bei 100-MHz-Eingangstakt | 400 MHz |
| LVDS-Senderanzahl der Kanäle | 14 |
| LVDS-Serialisierungsfaktor | 4 |