Bei der digitalen Aufwärtswandlung werden die Basisbandsignale auf die Zwischenfrequenz (IF) interpoliert und dann durch sinusförmige ZF-Träger digital moduliert. Nach der Nyquist-Theorie ist die ZF-Trägerfrequenz auf die Hälfte der Abtastfrequenz der ZF-Schaltungen begrenzt. Dieses Designbeispiel zeigt, wie eine digitale Aufwärtskonvertierung mit einer ZF-Trägerfrequenz erreicht werden kann, die höher als die Nyquist-Frequenz ist. Es kommt darauf an, die Periodizität sinusförmiger Signale und die hohe Abtastfrequenz des LVDS-Serialisierungsprogramms (Low Voltage Differential Signal) zu nutzen, das in Intel® FPGAs eingebettet ist. Die Modulation von ZF-Signalen auf höhere Trägerfrequenzen nutzt die hohe Abtastrate moderner Digital-Analog-Wandler (DAC) voll aus und erleichtert den Bedarf an analogen spannungsgesteuerten Oszillatoren (VCO) und Mischern.
Designbeschreibung
Abbildung 1 zeigt das Blockdiagramm des digitalen Mehrphasen-Aufwärtswandlungssystems. Der schattierte Kasten enthält Module, die in diesem Designbeispiel verwendet werden. Standardmäßig arbeiten die Mehrphasenfilter mit 100 MHz. Mit vier mehrphasigen Komponenten hat der Ausgang des LVDS-Senders eine Datenrate von 400 MHz. In einem herkömmlichen Hochwandlermodem ist die ZF-Trägerfrequenz durch die Taktfrequenz des numerisch gesteuerten Oszillators (NCO) auf nicht mehr als 50 MHz begrenzt. Durch Ausnutzung des Aliasing wird die Ausgangsträgerfrequenz in diesem Designbeispiel jedoch auf 160 MHz zentriert.
In Abbildung 1 werden Inphasen- und Quadratursignale als I bzw. Q bezeichnet. Basisband-I- und Q-Signale werden in der Regel entweder mithilfe einer FIR-Filterkaskade oder einer FIR- und CIC-Filterkaskade auf eine höhere Datenrate interpoliert. Das gesamte Upsampling-Verhältnis hängt von der Anwendung ab und wird in Abbildung 1 als Variable 2x angegeben.
Die Mehrphasen-Unterfilter bestehen aus einem Tiefpassfilter mit einem scharfen Übergangsband. Die Koeffizienten sind so gewählt, dass Alias-Spektralbilder durch den Mehrphasen-FIR-Filter effektiv herausgefiltert werden können. Im Gegensatz zum Tiefpassfilter in einem herkömmlichen Aufwärtswandlerdesign kann sich dieser Mehrphasenfilter in der Regel keine große Übergangsbandbreite leisten.
Dieses Beispiel enthält eine DSP Builder-Datenpfad-Designdatei und eine Integrationsdatei der obersten Ebene in VHDL. Eine Testbench und ein ModelSim*-Simulationsskript werden ebenfalls bereitgestellt.
Designbeispiel herunterladen
Quartus® II Software DSP Builder Projekt
Tabelle 1. Parameter für das Polyphasenmodem-Designbeispiel
| Werte der Systemparameter | |
|---|---|
| Normalisierte NCO-Ausgangsfrequenz | 2/5 |
| Reale NCO-Ausgangsfrequenz bei 100-MHz-Takt | 40 MHz |
| Trägerausgangsfrequenz normalisiert über LVDS-Ausgangsdatenrate | 2/5 |
| Reale Carrier-Ausgangsfrequenz bei 100-MHz-Takt | 160 MHz |
| Polyphasenfilter-Eingangsbitbreite | 16 |
| Polyphasenfilterkoeffizienten Bitbreite | 18 |
| Gesamtreihenfolge der FIR-Filter | 100 |
| Präzision des NCO-Akkumulators | 32 |
| NCO Winkel-Präzision | 18 |
| DAC-Bitbreite | 14 |
| LVDS-Ausgangsfrequenz bei 100-MHz-Eingangstakt | 400 MHz |
| Anzahl der Kanäle des LVDS-Senders | 14 |
| LVDS-Serialisierungsfaktor | 4 |