Kompakte Konfiguration für Nios® II Embedded-Prozessoren

Empfohlen für:

  • Gerät: Cyclone® III

  • Quartus®: Unbekannt

author-image

Von

Das Beispiel für das kompakte Konfigurationsdesign des Nios II Prozessors zeigt die Neukonfiguration Cyclone® III FPGAs mit Nios II Embedded-Prozessor und dem Remote-Update-Controller. Das Design ist so gebaut, dass es möglichst wenig FPGA Ressourcen verwendet. Aufgrund seiner Kompaktheit kann das Design zu Ihrem bestehenden System hinzugefügt werden, um die Neukonfigurationsfunktion hinzuzufügen. Weitere Informationen über das Designbeispiel finden Sie unter Anwendungshinweis AN 548: Nios II Compact Configuration System for Cyclone III (PDF).

Anhand dieses Designbeispiels

Um dieses Beispiel auszuführen, laden Sie compact_config.zip herunter und entpacken Sie es auf Ihre Festplatte. Befolgen Sie die Anweisungen in AN 548, um das Design auszuführen.

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Designspezifikationen

Das Design enthält die folgenden Komponenten:

  • Nios II Prozessor (Nios II/e wirtschaftlichen Kern)
  • On-Chip Random-Access-Speicher (RAM)
  • Phasenregelkreis (PLL)
  • JTAG-UART
  • Remote-Update-Controller
  • Tri-State-Bridge
  • CFI-Flash-Controller
  • LED parallele I/O (PIO)
  • PIO-Taste
  • System-ID-Peripheriegerät

Dieses Design zielt auf das Cyclone III FPGA Starter-Kit und das Nios II Embedded Evaluation Kit (NEEK) ab.

Abbildung 1. Beispiel für kompaktes Konfigurationsdesign.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.