Nios® II Prozessor mit Memory Management Unit

Empfohlen für:

  • Gerät: Stratix® IV GX, Cyclone® III

  • Quartus®: v13.0-v14.1

author-image

Von

Dieses Designbeispiel besteht nur aus dem Hardwaredesign für die Verwendung mit einem kompatiblen Betriebssystem, das die Speicherverwaltungseinheit (MMU) unterstützt. Der Hardware-Abschnitt besteht aus dem Nios® II/f-Kern mit aktivierter MMU, wobei der Reset-Vektor auf den Flash-Speicher und den Ausnahmevektor verweist, der auf den DDR3-Speicher verweist.

Sie können dieses Design als Ausgangspunkt für den Aufbau Ihrer eigenen MMU-fähigen Nios® II Prozessorsysteme verwenden. Dieses Design unterstützt die folgenden Intel® FPGA Entwicklungskits:

Hardware-Designspezifikationen

  • Nios® II/f Kern mit JTAG-Debug-Modul
  • DDR3 SDRAM-Controller
  • CFI-Flash-Speicherschnittstelle (Common Flash Interface)
  • Mac (Triple Speed Ethernet Media Access Control)
  • JTAG UART
  • System-Timer
  • Hochauflösender Timer
  • Leistungsmesser
  • LED parallele I/Os (PIOs)
  • PIOs mit Drucktaste
  • System-ID-Peripheriegerät
  • TX/RX SGDMA
  • On-Chip-Speicher

Anhand dieses Designbeispiels

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Laden Sie unten die zip-Dateien herunter, die für Ihr Kit geeignet sind.

Stratix® IV:

Cyclone® III:

Hinweis: Cyclone® III Gerätereihe wird in ACDS Version 14.0 und höher nicht unterstützt.

Weiterführende Links

Weitere Informationen finden Sie unter den folgenden Links:

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.