AN 706: Die Zuordnung von HPS IP Peripheral Signals zur FPGA Interface (PDF) führt Sie in den Designablauf ein, der erforderlich ist, um ein Hard Processor System (HPS) Peripheriegerät über die FPGA Schnittstelle zu leiten, indem Sie Qsys und Intel® Quartus® Prime oder Quartus® II Software verwenden. Dieser Anwendungshinweis enthält ein einfaches Tutorial, das zeigt, wie die Signale von HPS E HIERZU- und I2C-Peripheriegeräten der FPGA-Schnittstelle abzubilden sind. Sie basiert auf dem Gold Hardware Reference Design (GHRD) und bietet schrittweise Anleitungen zum Abschluss des Mapping-Verfahrens.
Das Design ist für das folgende Intel® FPGA Entwicklungskit vorgesehen:
Anhand dieses Designbeispiels
Laden Sie zum Ausführen dieses Beispiels die datei an706-design-files.zip herunter und entpacken Sie sie auf Ihre Festplatte. Befolgen Sie dann die Anweisungen in AN 706: Mapping HPS IP Peripheral Signals to the FPGA Interface (PDF).
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.